专题讨论：SDRAM 时钟线、数据线、地址线、控制线走线原则问题

songdalong · 发表于 2006-8-19 11:03:00

据有关高速PCB布线建议的文章介绍，SDRAM存储器走线时要注意“尽量短且等长”，不知道它说得是仅指数据线呢，还是包括数据线、地址线、控制线？对于数据线，等长比较好走，因为它是点到点的，而对于地址线、控制线，等长就难了，因为它们是一点到多点的，所以还与总线拓扑结构有关，而且PCB走线时空间紧张；请问各位有什么好的建议，尤其是地址线、控制线的拓扑结构，是否需要作等长处理，如果要的话，怎样作等长处理？谢谢

Youngbird于2006-08-26编辑楼主的主题标题，把此问题置顶，作为讨论主题。请大家积极参与。
楼主仅仅提到数据线、地址线与控制线，事实上还有时钟线，都是SDRAM布线中很关键的对象。

[此贴子已经被youngbird于2006-8-26 15:30:51编辑过]

alfred5000 · 发表于 2006-8-21 08:45:00

有的时候数据线等长都很难。看芯片的布局了！

youngbird · 发表于 2006-8-26 15:13:00

看SDRAM跑的速率、线长（SDRAM控制器与SDRAM之间的距离）、SDRAM的类型（不同的接口技术以及时序的裕量）。
事实上，布线最终要达到：1. 确保时序（Timing）的正确及一定的裕量 2. 信号完整性，避免如振铃、串扰、上冲下冲之类的信号完整性问题
原则上，同类线要等长（更严格一点来说是要等传输时延），如地址线要等长、数据线要等长
同样重要地，要求阻抗匹配
对于DDR2 SDRAM的布线，你可以参考：

【文件名】:06826@52RD_DDR2 (Point-to-Point) Package Sizes and Layout Basics.pdf
【格　式】:pdf
【大　小】:507K
【简　介】:来自Micron的DDR2的Application Note
【目　录】:

youngbird · 发表于 2006-8-26 15:35:00

在布DDR SDRAM的线时，要注意到主芯片内部的走线长度（一般BGA封装的IC内，每个信号的走线长度都不尽相同），这个也会影响到时序。

所以在布等长线时，应考虑到芯片内部的走线长度。

bgpx2000 · 发表于 2006-8-28 10:59:00

三楼的资料不错，学到不少东西，最近也开始在学习这方面的东西

wells · 发表于 2006-8-29 22:28:00

我不是很懂"芯片内部的走线长度" 是指chip/DIE 里面的引线长? DX 指点一二....[em13][em14]

blue_bird · 发表于 2006-9-1 16:01:00

理论上做等长处理效果最优，但是要做到等长非常困难，单从PCB Layout上讲，数据线、地址线、控制线有好几把线，且元件封装的pin脚排列均不规则，走等长线非常困难。
实际上我还没接触过哪个设计方案要求必须走等长线，毕竟手机的速度比起PC来还是慢的多。
一家之言！

lisa0925 · 发表于 2006-9-4 09:32:00

所谓的等长应该是尽量做到就行了吧，不可能所有的都一样长的，

xuthus · 发表于 2006-9-6 20:22:00

在布SDRAM线时, 主要是要把数据线走成等长, 地址线等长很少见, 控制线等长,个人觉的根本就不需要![em04]

verylog · 发表于 2006-9-7 17:29:00

学习中。。。

sdwfww725 · 发表于 2006-9-9 10:34:00

等长只要控制在一定范围内就可以
主要是数据线，每组数据线与他的那对差分的锁存信号线差不多就可以，ddr2的好像是+/-20mils

youngbird · 发表于 2006-9-10 17:39:00

<DIV class=quote><B>以下是引用<I>xuthus</I>在2006-9-6 20:22:00的发言：</B>
在布SDRAM线时, 主要是要把数据线走成等长, 地址线等长很少见, 控制线等长,个人觉的根本就不需要![em04]</DIV>

所有信号线等长（严格来说，应该是等时延）都是基于时序的要求，在时序裕度比较大，或低速率的时序，当然无所谓。
但当DDR2发展到667MHz的信号速率时，你就不得不考虑了。
理论上，PCB不需要布等长也可以，但时序裕度就可能很小，系统的不稳定性就增加。也许不少人在设计电路时都会碰到死机的问题，大多数硬件工程师会认为那是软件的问题。事实上，很多情况可能是硬件的问题。
数据线等长、地址线等长是一般要求，控制信号可以不等长，但需要在Memory Controller的设置上要根据具体的硬件设计来作一定的调整。
论坛上，还是初学者比较多。讨论的深度还是很受限的。哎……

lcxie · 发表于 2006-9-14 13:18:00

应该考虑电长度。

happier · 发表于 2006-9-15 17:30:00

地址线，数据线都是与clock 长度匹配的，其中数据线还要与其strobe 长度匹配

SICLK · 发表于 2006-9-16 21:25:00

在数据线和地址线做些阻抗匹配各串一电阻进去请问这电阻是放在主芯片这里还是放到其它地方如FLASH SDRAM那边

happier · 发表于 2006-9-18 09:52:00

数据线在板子上是不需要额外作阻抗匹配的，只有地址线和控制线需要在dimm 末端加一
termination 电阻作终端阻抗匹配，防止反射

snowman · 发表于 2006-9-20 20:37:00

芯片内部的走线长度，指的是芯片内部的走线长度，你就把一个芯片也当成一个小的PCB这样就好理解多了，这部分线也是要考虑的。

scholler · 发表于 2006-9-21 08:51:00

我也在研究SDRAM布线,终于找到组织了.谢谢!![em08]

leaf82318 · 发表于 2006-9-21 13:11:00

我最近布的一块板也有sdram，学习中
我用cadence做过上冲下冲的仿真，假如要跑到100m的话，不匹配上冲下冲很严重。
我现在做的这块板，数据线，地址线，控制线都不是一对一，点对点的，该怎么走线实在有点疑惑。
还有一个关于菊花链的疑惑，数据线从dsp出来，走成一把线，flash和sdram,fpga用过孔通过短截线（不超过200mil)与改组线相连, 这个是菊花链么？

chrisgu · 发表于 2006-9-21 14:29:00

英语差，看起来好吃力呀！

		自动登录	找回密码
密码			注册

[讨论] 专题讨论：SDRAM 时钟线、数据线、地址线、控制线走线原则问题

本帖子中包含更多资源

浏览过的版块