专题讨论：SDRAM 时钟线、数据线、地址线、控制线走线原则问题

xiuhui319

好東東

china88

[em01]

ysenchen

Thanks for  youngbird's sharing.

wen0011508

学习了，谢谢各位。。[em14]

yhy2003123

看了这么久，顶一下，好贴

sam991018

尽量等长吧  时钟线也是很重要的

cswte

SDRAM的走线相对不需要很严格，控制走线不要差别太大就可以了，然而DDR就不行了，即便是手机上用到的，100M以上的速度，都必须按照vendor guide布线，否则板子出来，你就头大了，时好时坏，软件怨硬件，硬件怪软件。

dekyzhang

学习了[em02]

allen18_chen

新手学习中。。。。。。。。

coffuer

学习了~~

zys0402

[QUOTE]
以下是引用songdalong在2006-8-19 11:03:00的发言：
据有关高速PCB布线建议的文章介绍，SDRAM存储器走线时要注意“尽量短且等长”，不知道它说得是仅指数据线呢，还是包括数据线、地址线、控制线？对于数据线，等长比较好走，因为它是点到点的，而对于地址线、控制线，等长就难了，因为它们是一点到多点的，所以还与总线拓扑结构有关，而且PCB走线时空间紧张；请问各位有什么好的建议，尤其是地址线、控制线的拓扑结构，是否需要作等长处理，如果要的话，怎样作等长处理？谢谢

看到这个贴，讨论很激烈啊，本人也分享一下自己这方面的一点经验，供大家参考！
1.首先，楼主的所问“SDRAM存储器走线时要注意尽量短且等长”[/COLOR]
走线的长短是与buffer的驱动能力有关，比如一般的sdram要求走线长度控制在3000mil以下；
等长主要跟时序有关，走线等长控制也就是为了满足信号的时序控制，也就是为了满足信号的建立时间Tsetup和保持时间Thold的要求。
一般的手机板由于布局密集和频率也较低，所以时序裕量也很大，所以通常不控制等长也是可以满足时序要求的。
2.等长控制并不是时钟，地址，数据都等长就肯定满足要求。[/COLOR]

如ddr，时序关系大致是三个制约关系：数据DQ和DQS；时钟ck和地址控制信号；ck和dqs。三者的制约关系要通过看cpu（或者是驱动器），ddr颗粒的资料来确认其Tsetup和Thold要求。
实际上控制的结果就是dqs和dq相对ck和地址控制可以短一些，走线也就好实现一点。

3.拓朴结构。[/COLOR]

拓朴结构要同时考虑信号质量要求和走线空间的可行性。举个简单的例子，1片cpu驱动2片ddr，数据采用1驱1，时钟和地址控制信号采用1驱2。那么地址信号采用什么拓朴？SI工程师通过仿真确认采用星型拓朴信号质量好。可是pcb布局很密集，地址线那么多，没有空间打孔，实现不了。这时候Si工程师通过仿真发现采用菊花链方式信号质量也满足要求，而且pcb走线也可以实现，这样问题就得以解决。

地址线绕等长是有点困难，这个就要看绕线的功夫了。绕多了就好了，我现在都麻木了……

个人拙见，相信这个论坛还是有很多SI高手的，见笑见笑～

gelili_0930

以下是引用youngbird在2006-9-10 17:39:00的发言：



所有信号线等长（严格来说，应该是等时延）都是基于时序的要求，在时序裕度比较大，或低速率的时序，当然无所谓。
但当DDR2发展到667MHz的信号速率时，你就不得不考虑了。
理论上，PCB不需要布等长也可以，但时序裕度就可能很小，系统的不稳定性就增加。也许不少人在设计电路时都会碰到死机的问题，大多数硬件工程师会认为那是软件的问题。事实上，很多情况可能是硬件的问题。
数据线等长、地址线等长是一般要求，控制信号可以不等长，但需要在Memory Controller的设置上要根据具体的硬件设计来作一定的调整。
论坛上，还是初学者比较多。讨论的深度还是很受限的。哎……

嗯[em06][em06]

cuij898

学习了,[em01][em01][em01]

mikall

以下是引用SICLK在2006-9-16 21:25:00的发言：
在数据线和地址线做些阻抗匹配 各串一电阻进去 请问这电阻是放在主芯片这里还是放到其它地方如FLASH SDRAM那边

线路阻抗=匹配电阻 + IO的输出阻抗

DDR的话应该靠近DDR侧
SDRAM应该靠近Controller侧

mikall

以下是引用snowman在2006-9-20 20:37:00的发言：
芯片内部的走线长度，指的是芯片内部的走线长度，你就把一个芯片也当成一个小的PCB这样就好理解多了，这部分线也是要考虑的。

主要考虑的是元件封装中从Die引脚到封装的PIN之间是有一段距离的，还有门与门翻转时间之间有差别的

mikall

以下是引用seanhuang在2006-12-15 15:20:00的发言：



在数据线和地址线做些阻抗匹配 各串一电阻进去 请问这电阻是放在主芯片这里还是放到其它地方如FLASH SDRAM那边               
----------两边都可以

兄台你这么说是没有科学根据的。

mikall

以下是引用aleilee在2007-6-28 11:52:00的发言：
CPU与SDRAM之间区域很紧张，已经不允许加终端电阻匹配的情况下，该如何做阻抗匹配呢？

阻抗匹配是用来消除反射的。如果主芯片和SDRAM之间距离比较近，即使反射也不会影响很大（前一个BIT的反射消失，下一个BIT才有效）
这是可以不用做阻抗匹配。到底做不做是针对具体应用的。

wty81819796

[em08][em08][em08][em08]

cylbailey

以下是引用mikall在2009-2-6 16:17:00的发言：
？

阻抗匹配是用来消除反射的。如果主芯片和SDRAM之间距离比较近，即使反射也不会影响很大（前一个BIT的反射消失，下一个BIT才有效）
这是可以不用做阻抗匹配。到底做不做是针对具体应用的。

基本同意mikall的上述说法

humy

我刚好也在弄这个东西，这是受益匪浅