专题讨论：SDRAM 时钟线、数据线、地址线、控制线走线原则问题

xumingliang

时钟线与控制线,地址线尽量等长,他们一起实现逻辑控制;数据线自己尽量等长可以了;当然,全部等长最好;

SOPHYXYH

在板子空间有限的情况下保证ＳＤＲＡＭ的数据线，地址线，控制线等长，有时真的挺难，所以我一般会优先考虑在ＣＬＫ线上加一个阻抗匹配电阻．

huangjun222

DD2信号分成以下几组：
1〉CLK SIGNAL  
2〉DDR2 Data Group Signals（DQ、DQS、DM）
3〉DDR2 Control Group Signals（SCS#, SCKE, SODT）
4〉DDR2 Command Group Signals（SMA, SBS, SRAS#, SCAS#, SWE#）  
5〉Miscellaneous DDR2 Signals

以上各组DDR信号，除了第五组没有长度匹配方面的要求外，其它都有！说明如下：


A>Clock Group Signal Length Matching Requirements:
SCLK[X] = SCLK#[X] ± 10 mils; where X = 0 – 5,即每对差分clk之间的差值不大于10mil；
0 mils <(SCLK/SCLK#[x]max – SCLK/SCLK#[x]min) <100 mils,即各对差分clk之间的差值不大于100mil。

B>DDR2 Data Group Signals（DQ、DQS、DM）Length Matching Requirements:
SDQS[X] = SDQS#[X] ±10 mils; where X = 0 – 7
[(SDQ/SDM)max – 25 mils] (SDQ/SDM) (SDQ/SDM)max
(SCLK/SCLK#[2:0]min – 2.0") DQS/DQS# (SCLK/SCLK#[2:0]max + 1.5")

C〉Control to Clock Length Matching Requirements：
(SCLK/SCLK#[X] – 1.3")< Control <(SCLK/SCLK#[X] – 1.20")

D>Command to Clock Length Matching Requirements:
(SCLK/SCLK#[X]max – 2.0") <Command <(SCLK/SCLK#[X]min – 1.0")
[br]<p align=right><font color=red>+5 RD币</font></p>

yezi2893802

还没有解除到这些东西，学习了

killer0627

匹配好了肯定性能方面更好嘛

cqm239

学习，学习，

ghhuang

学习中。。。。。。

ghlln82

从头看下来，看到大家热烈的讨论，真是让我大长见识，，谢谢了！

关于这个话题，我也有一点想法，基本上也就是信号完整性中的两点：延时和阻抗。延时一定要有很好的控制，否则你的产品肯定会有功能问题。阻抗匹配一定要做好，否则产品或者功能不好或者EMC会有问题。仅仅是我个人的一点看法，欢迎大家指正。
谢谢！[em01]

matthew__liu

多謝樓主分享

20018864

PCB layout 时还要考虑 EMC、EMI 很重要

wingliuph

有没有DDR的资料

youngbird

<DIV class=quote><B>以下是引用<I>xuthus</I>在2007-4-18 18:04:00的发言：</B>
[所有信号线等长（严格来说，应该是等时延）都是基于时序的要求，在时序裕度比较大，或低速率的时序，当然无所谓。
但当DDR2发展到667MHz的信号速率时，你就不得不考虑了。
理论上，PCB不需要布等长也可以，但时序裕度就可能很小，系统的不稳定性就增加。也许不少人在设计电路时都会碰到死机的问题，大多数硬件工程师会认为那是软件的问题。事实上，很多情况可能是硬件的问题。
数据线等长、地址线等长是一般要求，控制信号可以不等长，但需要在Memory Controller的设置上要根据具体的硬件设计来作一定的调整。
论坛上，还是初学者比较多。讨论的深度还是很受限的。哎……QUOTE][/QUOTE]


我觉的当然我们希望是全部的走线阻抗匹配，长度相等。 这样有最高的信号质量。 但是很多情况下是做不到的。 尤其现在很多PCB的面积很小，要做到是很困难的。 现在手机主频大多在100MHZ左右， SDRAM的走线可以保证数据线优先等长。
除非LZ是神仙，可以在任何情况下，任何时钟频率下都能做到等长。我相信，即使LZ也是做不到的，只能说说而已。不相信的话，可以看看流行的手机的PCB布线。</DIV>


如果只是手机板，100MHz的主频，等长不等长并不重要，而且手机板子很小，走线也不可能长。如果是我布板，连数据线我也不做等长控制。
只有当频率更高，或线更长时，才会考虑到等长。

youngbird

很久不来了，最近又开始指导新人做PCB，也来这里看一看，看来这个贴子还是比较热的，也置顶了很久了。

beassiduous

不知道各位楼主 是否有PCB培训(手机) 方面的资料 ?

能否共享或者出售给大家.

呵呵 初学者还需要楼主多多关照啊

study_001

初来乍到，学习了！

wycam

<DIV class=quote><B>以下是引用<I>youngbird</I>在2007-9-6 22:28:00的发言：</B>
很久不来了，最近又开始指导新人做PCB，也来这里看一看，看来这个贴子还是比较热的，也置顶了很久了。</DIV>


我很佩服你啊，这么久了还上来观望一下，以后有机会一定要向你学习哦！
qq:26593691  希望加我哦！

wycam

汗……从头看到了尾，真是一个好的议论话题阿，谢谢各位的不惜赐教，学到了不上东西，还要在今后实际的layout中体会了！[em14][em14][em10]

buick9323

SDRAM与主芯片的距离好像要比信号线等长更加重要，信号线相差几十个mil好像不会delay  1ns 吧。

whisper-lc

[em11][em11]

ZQQ2007

GOOD GOOD STUDY，DAY DAY UP[em02][em02]