设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum)› SOC芯片设计
收藏本版 (3)|订阅

SOC芯片设计 今日: 0|主题: 4442|排名: 46 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
FPGA&SOPC快速入门教程V2.03 mazijin 2006-5-5 1677 mazijin 2006-5-5 17:10
dft算法经典用书 Veronica 2006-4-30 1693 li39 2006-5-5 11:00
Altera器件封装 Samuelsam 2006-4-4 1945 ejie509 2006-5-4 23:27
Altera设计文档 daneylulu 2006-4-5 3873 ejie509 2006-5-4 23:24
CPLD/FPGA技术及电子设计自动化(EDA) yypp_119 2006-4-28 1938 ejie509 2006-5-4 23:22
Modelsim教程（PDF） roxannemany 2006-4-21 2818 Bathenn 2006-5-4 22:34
ASIC & FPGA Verification - A Guide to Component Modeling hiky 2006-4-25 4868 Bathenn 2006-5-4 22:31
Advanced ASIC Chip Synthesis Using Synopsys Design Compiler and PrimeTime完整 Helgain 2006-4-29 2817 Bathenn 2006-5-4 22:24
超大规模集成电路的设计与分析(经典) Eulalia 2006-4-30 7940 li39 2006-5-4 10:26
芯片中自复位电路设计疑问？ pavlebo 2006-1-18 2845 mrwyn 2006-5-4 10:21
怎樣做boundary scan...? wing999 2006-2-15 41103 mrwyn 2006-5-4 10:03
cadence 参考使用手册 stillbrave 2006-5-3 0766 stillbrave 2006-5-3 21:56
sdram的仿真模型 elizabethew 2006-4-25 1813 zjb405 2006-5-3 14:29
PrimeTime UG/Quick_Reference/PI-SI/Cmd-list Patricia 2006-4-29 6850 jacobshen 2006-5-2 14:52
想买个EP2C8的开发板 mazijin 2006-5-2 0683 mazijin 2006-5-2 09:02
问一下，我应该给FPGA配置多大的SRAM呢 mazijin 2006-5-2 1698 mazijin 2006-5-2 08:39
SOC的后仿真 arenaV 2006-5-1 1598 arenaV 2006-5-1 21:52
基于verilog的异步FIFO设计（比较详细） pch0816 2006-5-1 0889 pch0816 2006-5-1 15:04
利用DC 进行逻辑综合--中文 Sophie 2006-4-30 1654 pch0816 2006-5-1 14:58
DFT Briefing Camilla 2006-4-30 1704 gaojing 2006-5-1 09:29
CRC源码 yongqin2005 2006-4-17 1817 wjyok 2006-4-30 22:02
[下载]nios的最新讲义（altera） Peterpaul 2006-4-6 3927 mazijin 2006-4-30 18:43
基于Cyclone系列芯片DDR实现 Samuelsam 2006-4-7 1884 mazijin 2006-4-30 18:38
急求复用产品、时隙交叉产品设计、研发人员和相关公司 alien2006 2006-4-21 2717 caswellxin 2006-4-30 18:28
中文版Verilog HDL简明教程 roxannemany 2006-4-21 2832 mazijin 2006-4-30 18:23
Logic Synthesis 中面积优化技巧介绍 Donna 2006-4-30 0709 Donna 2006-4-30 15:40
DFT基础教程 Donna 2006-4-30 0852 Donna 2006-4-30 15:23
DFT powerpoint Camilla 2006-4-30 0784 Camilla 2006-4-30 15:05
Introduction to dc interface Belley 2006-4-30 0759 Belley 2006-4-30 14:10
Example for Synthesis and Optimization Adelaide 2006-4-30 0780 Adelaide 2006-4-30 13:57
静态时序分析在高速FPGA设计中的应用 Veronica 2006-4-30 0787 Veronica 2006-4-30 12:43
Design for Testability (DFT) Trudie 2006-4-30 0717 Trudie 2006-4-30 12:05
Guidelines For Introduction Design Synthesis Using Design Compiler Sophie 2006-4-30 0773 Sophie 2006-4-30 11:37
静态时序分析原理 Rosalind 2006-4-30 0872 Rosalind 2006-4-30 10:53
能否CPLD设计产生一个10ns的窄脉冲？ Olive 2006-4-30 0629 Olive 2006-4-30 08:29
时钟延时的问题 tangyi 2006-4-20 31017 Olive 2006-4-30 08:22
modelsimstudy philomena66 2006-4-20 1695 wxcwys 2006-4-29 22:47
我的实验报告(关于HDL) wxcwys 2006-4-29 0696 wxcwys 2006-4-29 22:37
Gate_Level Verilog Simulation with SDF Olive 2006-4-29 0644 Olive 2006-4-29 15:11
Using PrimeTime in LSI Logic’s FlexStream™ Design Flow Nellie 2006-4-29 0766 Nellie 2006-4-29 15:06
下一页 »
1 ...9293949596979899100... 112下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-23 15:33 , Processed in 0.088663 second(s), 13 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

返回顶部 返回版块