设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum)› SOC芯片设计
收藏本版 (3)|订阅

SOC芯片设计 今日: 0|主题: 4439|排名: 47 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
vcs_guide elizabethew 2006-4-25 01040 elizabethew 2006-4-25 16:10
SOC验证PPT alina34 2006-4-25 0970 alina34 2006-4-25 16:05
Cadence 使用手册 alina34 2006-4-25 0949 alina34 2006-4-25 16:02
监视器设计技巧 alina34 2006-4-25 01023 alina34 2006-4-25 15:55
Cadence仿真步骤 gladginay 2006-4-25 0966 gladginay 2006-4-25 15:47
soc的形式化验证方法 gladginay 2006-4-25 0969 gladginay 2006-4-25 15:23
低功耗设计教程 gladginay 2006-4-25 11186 gladginay 2006-4-25 15:20
台湾教育改进计划的writing testbench 课件已经合为一个方便下载 debbiedeboby 2006-4-25 0957 debbiedeboby 2006-4-25 14:59
IC设计需要的TCL语言教程（免费） fanghj 2006-4-12 41443 johnnyfung 2006-4-25 14:54
Getting start with systemverilog for design and verification!! debbiedeboby 2006-4-25 0903 debbiedeboby 2006-4-25 14:52
HDL文件转换注册 johnnyfung 2006-4-25 0756 johnnyfung 2006-4-25 14:30
HDL文件转换 johnnyfung 2006-4-25 0796 johnnyfung 2006-4-25 14:28
共享：Prentice Design Verification With E Ebook crystaless 2006-4-25 0893 crystaless 2006-4-25 14:18
如何进行soc系统的功能验证 crystaless 2006-4-25 01067 crystaless 2006-4-25 14:04
基于单片机的电动机转速控制 zqandgod 2006-4-25 0701 zqandgod 2006-4-25 13:53
如何保证RTL设计与综合后网表的一致性 bonniey 2006-4-25 01001 bonniey 2006-4-25 12:19
完全RTL的故障数目预测及故障覆盖率计算 bonniey 2006-4-25 01085 bonniey 2006-4-25 11:48
Modelsim se5.7e yongqin2005 2006-4-24 0755 yongqin2005 2006-4-24 22:12
modelsim6.1b yongqin2005 2006-4-24 0702 yongqin2005 2006-4-24 22:00
请教 lph2006 2006-4-24 0458 lph2006 2006-4-24 19:40
open-vera的经典培训资料 Hannahey 2006-4-24 21056 hiky 2006-4-24 17:23
SystemVerilog_3.1a janetane 2006-4-24 11080 janetane 2006-4-24 17:23
SystemC2.1的参考手册 Hannahey 2006-4-24 01115 Hannahey 2006-4-24 16:38
自己翻译的VERA文档（部分） Hannahey 2006-4-24 11144 Hannahey 2006-4-24 16:23
SOC内部电路验证 Hannahey 2006-4-24 0850 Hannahey 2006-4-24 14:53
通吃Modelsim 6.1和FPGA Advange 7.1以下的所有版本 roxannemany 2006-4-21 2922 loveghb 2006-4-24 14:22
使用JTAG下载EPCS器件的方法 nicoleta 2006-4-7 1816 loveghb 2006-4-24 14:03
SystemVerilog语言简介(一) nikitale 2006-4-24 01115 nikitale 2006-4-24 08:26
comparison_vhdl_verilog_systemverilog Deirdrent 2006-4-21 0826 Deirdrent 2006-4-21 17:26
Systemverilog Testbench's constructs Deirdrent 2006-4-21 0694 Deirdrent 2006-4-21 17:24
SystemVerilog Training material sunnysue 2006-4-21 0649 sunnysue 2006-4-21 17:20
请教 lph2006 2006-4-21 0730 lph2006 2006-4-21 16:20
在这里学习FPGA lph2006 2006-4-21 0755 lph2006 2006-4-21 16:17
数字专用集成电路设计中的SystemC建模验证方法 sunnysue 2006-4-21 0906 sunnysue 2006-4-21 15:56
可综合状态机经典文章＜State Machine Coding Styles for Synthesis＞ sandysand 2006-4-21 0741 sandysand 2006-4-21 14:59
Synplify Synplify Pro 8.2.1 crack philomena66 2006-4-20 0729 philomena66 2006-4-20 17:12
工作站环境下的Modelsim的使用要注意的问题(有人要的,免费) nikitale 2006-4-20 0729 nikitale 2006-4-20 16:43
Verilog非阻塞赋值的仿真/综合问题〔share〕 mirandamey 2006-4-20 0888 mirandamey 2006-4-20 16:39
华为FPGA设计流程指南 mirandamey 2006-4-20 0903 mirandamey 2006-4-20 16:03
Modelsim SE 建仿真库的方法 lizabelucy 2006-4-20 0688 lizabelucy 2006-4-20 15:47
下一页 »
1 ...96979899100101102103... 111下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-6-26 07:34 , Processed in 0.107000 second(s), 13 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

返回顶部 返回版块