设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › 能否CPLD设计产生一个10ns的窄脉冲？
返回列表 发新帖回复
查看: 628|回复: 0

[讨论] 能否CPLD设计产生一个10ns的窄脉冲？

[复制链接]
Olive
发表于 2006-4-30 08:29:00 | 显示全部楼层 |阅读模式
能否CPLD设计产生一个10ns的窄脉冲？
如果可以的话，用什么型号的CPLD比较合适？
谢谢。
输出该脉冲能否用一般的I/O口？
回复

使用道具 举报

返回列表 发新帖 回复
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-17 03:36 , Processed in 0.043130 second(s), 16 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表