PA到ANT走线过长，影响RX灵敏度，怎么办？

xuyahang · 发表于 2014-11-27 17:17:59

oldghost1999 发表于 2014-11-27 16:55
1. 走线太长，在2GHz的插损达到2dB
2. 在2GHz的驻波过大，目测在3左右，对于RX的matching有一定的影响。

线损和驻波比能否通过调匹配来调好？

overfire · 发表于 2014-11-27 18:05:01

一个孔有1db的衰减，你算下你有几个孔。实在要打孔，就打一个通孔吧

fantastic00 · 发表于 2014-11-27 18:48:46

阻抗不匹配。射频线周边都用等间距的地包裹，在内层的话，邻层的gnd处理也要处理好，总之，RF线周边都要用GND来包裹。还有板边的GND太小了，需要大一些，并下一排的VIA。
RF接收部分，受到板子干扰的情况下，会导致灵敏度恶化，如果你要大致的摸下底，在上电工作的条件下，测试antenna到接收端这端通路的noise。

taurusyang · 发表于 2014-11-27 22:49:10

来围观学习的。

52RD网友 *发表于 2014-11-27 22:50:15* · 发表于 2014-11-27 22:50:15

Eddddddddd

microsoon · 发表于 2014-11-28 12:34:39

RF馈线尽量走表层，能不用过孔就不要用过孔，如果非用不可的话，尽量用肓孔，这样可以减少RF能量向其它层传递。
RF的馈线区域要净空，附近不要走其它任何信号线。

admiqgy · 发表于 2014-11-28 15:30:46

microsoon 发表于 2014-11-28 12:34
RF馈线尽量走表层，能不用过孔就不要用过孔，如果非用不可的话，尽量用肓孔，这样可以减少RF能量向其它层传 ...

还有如果走线太长，一定要在馈线的前段和尾端加个π型网络，好调试阻抗。

guoxiangquan · 发表于 2014-11-28 18:26:06

我是做layout的，30mm应该不算长吧，公司有时候4层通孔功能机天线到PA都有80mm，阻抗线走第三或第二层都没出过问题。倒是可以想想怎么改变堆叠，好让阻抗线能做粗一点，

F1030964 · 发表于 2014-11-29 00:41:22

对于via孔，stub越长损耗越大

F1030964 · 发表于 2014-11-29 00:42:11

用TDR测一下阻抗

aquasnake · 发表于 2014-11-29 12:35:08

asm到天线座之间的预留pi匹配电路改串联电感替换为0 ohm电阻，不要问为什么，do it

zhailong198658 · 发表于 2014-11-29 23:47:18

来取点经验

jxaa034970 · 发表于 2014-12-1 10:30:48

1. PA到测试座的阻抗线在2G时，loss有2dB，建议先把公共端的阻抗调整回来，
能改layout的话，邻层挖地，参考隔层做阻抗，
2. W功率回退时，看下灵敏度有没改善，看是否有干扰，检测双工的GND，必要时可能还要修改双工的匹配。

lx5203321 · 发表于 2014-12-1 13:49:45

本司代理UTC电源管理、中普微手机PA（可免费帮忙调试band 1 2 4 5 8）、SOLID STATE SYSTEM的memory和硅麦、Geil金邦的DDR3、卓胜微GPS LNA、凌通的无线充电方案欢迎咨询！QQ：3146162514
型号：
CUC5884：支持QUAD-BAND GSM/GPRS Multi-Mode Transmit Module
CUC5890：支持 QUAD-BAND GSM/GPRS/EDGE/TD-SCDMA/LTE Multi-Mode Transmit
CUC6401：支持WCDMA CELL 3X3 Power Amplifier Module (1920‐1980MHz)
CUC6402：支持 WCDMA CELL 3X3 Power Amplifier Module (1850‐1910MHz)
CUC6405：支持 WCDMA CELL 3X3 Power Amplifier Module (824‐849MHz)
CUC6408：支持WCDMA CELL 3X3 Power Amplifier Module (880‐915MHz)
CUC6458：支持CUC6458 Broadband Power Amplifier Module for
WCDMA/HSDPA/HSUPA/HSPA+(Bands Ⅰ,Ⅱ,Ⅴ,Ⅷ)

freeebird · 发表于 2014-12-1 14:05:15

问题主要在于失匹了，将高频的匹配调到50ohm附近，低频比较好调，可以先不管。
这么长的走线尽量不能走表层，会被干扰。可以去掉相邻层，把走线走宽，可以减少走线上损耗。
打孔是正常的，虽然谁都想走表层，走线尽量短，但是这没办法。
调好匹配后，插损基本能控制在1db左右。

Slover · 发表于 2014-12-1 14:31:49

我觉得33#正解，你DCS、PCS灵敏度已经可以了，就是W2100有点问题，从你的Load图看主要是高频部分阻抗位置调的有问题，尽量收敛到50欧姆，这样看下灵敏度如何；
另外就是按照33#第2个建议进行TX对RX干扰排查实验做下，看是不是RX受干扰了。
再讨论下一步计划。

Nash_xjr · 发表于 2014-12-1 15:57:23

该PA可能是一个PAD，故Tx performance是OK的，但是Rx performance不一定是OK的，所以可能需要调Rx path的匹配电路。从Smith上的看，高频的应该显容性，所以串联一个电感，可以可以变好点。

zwww1212 · 发表于 2014-12-1 20:29:27

右边板边的gnd 也不太好吧。

Diamo · 发表于 2014-12-1 23:09:00

PA里边有开关？那前边也可以调吧。来自: Android客户端

714792784 · 发表于 2014-12-2 10:26:09

好文章顶一下

		自动登录	找回密码
密码			注册

[讨论] PA到ANT走线过长，影响RX灵敏度，怎么办？