[求助]关于GPIO口电压与上拉问题

yahan100

<P>一般的GPIB口，输出阻抗很小！</P><P>确实这样的做法有一定的危险性，尽量的把上拉电阻调大，让电流变小，试试吧！</P>

aquasnake

<P>不同的电平系统信号IO最好不要直接连</P>
<P>可参考PHILIPS或者MOTO的App Note</P>
<P>建议在选系统的时候就考虑尽量用相同IO电平的器件（CORE电压不同没关系），否则就有串流影响导致判决不准与静态消耗过大</P>
<P>尽量用统一的IO电压是设计的准则，当确实不能避免不同IO电平系统通信的时候，PHILIPS的参考设计是用74LVC4245双向电平转换器件或者用门电路做一级BUFFER</P>[br]<p align=right><font color=red>+3 RD币</font></p>

RobitFeng

有很多spec会告诉你他的GPIO上拉电阻的值和上拉电压的

zqyy

弱上拉是不会有什么问题的,但上拉电租需要仔细选择. 在能满足外设电平和电平上升时间需求的前提下使输出阻抗最大.[br]<p align=right><font color=red>+3 RD币</font></p>

zhiwen

建议接1.8V。

kerry550

选择上拉电阻时应该考虑你的后面电路需要的电平的的转换时间(包括高变低和低变高)和需要的驱动电流，另外，你后级电路的IO是需要2.8的电压吗？你为什么要选择2.8做上拉？总之，如此做有些风险，具体你的仔细研究相关的spec了[br]<p align=right><font color=red>+3 RD币</font></p>

caiyongxiang

<P>对于上拉和下拉电阻真的是不懂得，有人讨论真是太好。之前我问公司里的人，他们告诉我上拉电阻一般在10 K ~100K只见选就可以了，在这个范围的都行，所以在我看的公司的原理图上选的都是这么大的，调试也没有多大的问题，但是楼上的高手说在一般在1k到10k之间， 到底公司的人说的是对的吗？</P>[em18]

whp1974

<P>要上拉电阻一般使用在集电极开路结构的IO口（这在51中最常见），我看当前情况应该2个可能：1、GPIO本身有高电平输出功能（此时上拉不需要）2、上拉电阻太大（上拉不足）</P><P>问一下，Vio电压是多少，一般GPIO高输出会比Vio低0点几伏</P>[br]<p align=right><font color=red>+1 RD币</font></p>

jamesdbx

当RESET输出低电平时,I/O口会被烧坏[br]<p align=right><font color=red>+1 RD币</font></p>

squirrel

<P>GPIO上拉电平和下拉电平也该考虑到该GPIO本身输出的最高电平和最低电平，另外电阻值也必须考虑到</P><P>否则会影响GPIO的性能</P>

bennywei

建议用一个CMOS管把上拉电压和GPIO输出隔离开。

mrwyn

<P>不要随便选择上拉电阻</P><P>过大的话会影响你的上升沿的时间</P>[br]<p align=right><font color=red>+1 RD币</font></p>

argspic

http://www.52rd.com/bbs/viewFile.asp?Boardid=21&ID=85287

zqyy

电流会倒灌到GPIO的电压域的LDO的输出端，比如是IO口电压。

原因是GPIO端口都是推挽电流输出，是一个NPN加一个PNP管构成的，外部上拉电阻如果比IO输出电压还高的话就会通过上面的NPN管的寄生二极管倒灌到IO口电压上去。

dij

会漏电。

qiyan307

我碰到过这种事，错把1.8V的GPIO当2.8的用了，结果是GPIO口被烧了，不过可以在上拉上做下分压，把2.8V分压到1.8V就好了.[em02]

wyf_21

reset 一般可以不加上拉电阻，内部上拉很强！

如果加2.8V 的上拉，RESET内部上拉应该是1.8V的LDO,这样相当于在LDO的输出端加了一个2.8V的电平。时间长了会出问题。[em08]

super_gu

个人认为电阻大一点没问题。

mjl-0708

一般GPIO有能力输出高低电平，上拉是有时接口要是Open Drain结构时，因为没有高电平输出能力
才考虑上拉的。
要是需要的话最好加电平转换。

pipilu98

谢谢大虾们，深入受教