设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › 时序分析与时序约束
1234
返回列表 发新帖回复
楼主: anbal

[FPGA资料] 时序分析与时序约束

[复制链接]
发表于 2011-7-26 14:30:09 | 显示全部楼层
哎，缺钱的时候只能观望
点评回复

使用道具 举报

a11may
发表于 2011-11-17 19:29:35 | 显示全部楼层
能免费分享吗
点评回复

使用道具 举报

发表于 2012-3-31 16:11:44 | 显示全部楼层
好贵啊，这么贵应该把目录列出来
点评回复

使用道具 举报

发表于 2012-4-29 11:15:06 | 显示全部楼层
看看。。。。
点评回复

使用道具 举报

发表于 2012-10-31 17:51:29 | 显示全部楼层
想看，我顶。。。。
点评回复

使用道具 举报

xiahl
发表于 2013-1-30 06:21:34 | 显示全部楼层
太贵
点评回复

使用道具 举报

发表于 2013-5-14 08:54:41 | 显示全部楼层
好贵哦。下了。。
点评回复

使用道具 举报

发表于 2013-5-16 20:12:33 | 显示全部楼层
讲的内容很少啊。
点评回复

使用道具 举报

发表于 2013-5-22 20:57:31 | 显示全部楼层
怎么样，完整吗。
点评回复

使用道具 举报

发表于 2013-11-20 15:12:41 | 显示全部楼层
解压失败.....
点评回复

使用道具 举报

1234
返回列表 发新帖 回复
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-6-24 04:21 , Processed in 0.053147 second(s), 16 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表