时序分析与时序约束

anbal · 发表于 2006-11-26 20:15:04

时序分析与时序约束的文章
一、             基础篇：
常用的约束（Assignment/Constraints）分类：时序约束、区域与位置约束和其他约束。
主要用途：
1、时序约束：
规范设计的时序行为，表达设计者期望满足的时序条件，指导综合和布局不同阶段的优化算法等。简而言之就是规范和指导的作用。倘若合适的话，它在综合、影射、布局布线的整个流程中都会起指导作用，综合器，布线器都会按照你的约束尽量去努力实现，并在静态时序分析报告中给出结果。
  2、区域与位置约束：
指定芯片I/O引脚位置以及指导实现工具在芯片中特定的物理区域进行布局布线。
3、其他约束：
主要作用：
1、提高设计的工作频率：
通过附加时序约束可以控制逻辑的综合、映射、布局和布线，以减少逻辑和布线的延时。其实，综合后的结果只是给出你的设计一个大概的速度范围，布线后的速度比综合后给出的结果要低，这是因为综合后只有器件的延时，而布线后除了器件的延时还要加上布线上的延时。至于低多少就看设计者的约束能不能很好的指导布线器进行优化了。
2、获得正确的时序分析报告:
            在QuartusII 中，内嵌的是静态时序分析工具（STA, Static Timing Analysis）,他的作用就是设计进行评估，只有在正确的输入时序约束的情况下，才能得到可靠的报告。同时也是做FPGA设计时是必须的一个步骤，事实上大家一般都已经做了这一步，我们在FPGA加约束、综合、布局布线后，会生成时序分析报告，设计人员会检查时序报告、根据工具的提示找出不满足setup/hold time的路径，以及不符合约束的路径，这个过程就是STA。
            此外，STA是相对于动态时序仿真而言的，它通过对每个时序路径的延时分析，计算出最高的设计频率（fmax），发现时序违规（Timing Violation）。注意：静态时序分析仅仅聚焦于设计时序性能的分析，而不会涉及逻辑性能。
。。。。。。。。。。。

anbal · 发表于 2006-11-26 20:18:44

【文件名】:061126@52RD_时序分析与时序约束(1).rar
【格　式】:rar
【大　小】:185K
【简　介】:
【目　录】:

beyondjin · 发表于 2006-12-26 11:28:30

比较实用的内容，以购买下载

qchpanna · 发表于 2007-1-19 09:44:53

怎么还要money阿

gao72572 · 发表于 2007-1-29 14:38:47

money[em13]

adamsogood · 发表于 2007-1-31 10:23:58

缺钱亚[em03]

qchpanna · 发表于 2007-1-19 09:44:53

怎么还要money阿

gao72572 · 发表于 2007-1-29 14:38:47

money[em13]

adamsogood · 发表于 2007-1-31 10:23:58

缺钱亚[em03]

astrolzw · 发表于 2007-2-9 15:17:56

刚注册，下不了

newlook · 发表于 2007-2-14 21:19:21

我信多你一次，下来看看！

feilongf91 · 发表于 2007-3-19 22:41:14

[em06]

lanfenglv · 发表于 2007-3-24 22:56:37

刚注册，下不了
[em03]

fayfay521 · 发表于 2007-4-20 17:40:20

mai买不起.

hitlsg · 发表于 2007-4-21 10:20:01

MS不错,下了学习学习!

redhat · 发表于 2007-4-22 14:05:46

不怎么样，太贵

fpgastudent · 发表于 2007-5-16 11:34:23

既然有朋友说不咋的，且花银子。那就不看也罢。

charisc · 发表于 2007-5-30 22:55:30

应该提倡open精神哦
要钱就不亲热了

bhaoshi · 发表于 2007-6-6 12:03:53

好贵阿，哭

bhaoshi · 发表于 2007-6-6 12:46:44

又要钱的，惨

		自动登录	找回密码
密码			注册

[FPGA资料] 时序分析与时序约束

本帖子中包含更多资源