|
发表于 2006-11-27 20:10:00
|
显示全部楼层
<DIV class=quote><B>以下是引用<I>wyfar</I>在2006-11-19 17:32:00的发言:</B>
可以用无源三阶阻容滤波器!
一般的电路形势是这样的:
1.在PLL芯片的鉴相输出脚先是一个电容到地,c1
2.然后再是一个电阻串电容到地
3.再串联一个电阻
4.最后靠近VCO的调谐端是一个电容到地.
[em05]
<P align=right><FONT color=red>+3 RD币</FONT></P></DIV>
这个是PLL环路包含了非常经典的环路滤波器
[upload=jpeg]UploadFile/2006-11/061127@52RD_1.jpeg[/upload]
如果VCO的动态范围过打,压控电压范围比较大的话可以在滤波器中间加级放大器来满足
如下图
[upload=jpeg]UploadFile/2006-11/061127@52RD_2.jpeg[/upload]
如果在保证换频频率响应时间和相位噪声的情况下可以适当的把环路的带宽设宽 这样有助与环路的锁定,因为锁定时间和环路带宽是一队矛盾的因素,带宽越宽环路缩定时间越短,同时相位噪声也和环路带宽有关,带宽越宽相位噪声就越大.如果用软件来设计滤波器的电阻,电容值可把相位容限设为45. |
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有账号?注册
×
|