找回密码
 注册
搜索
查看: 1142|回复: 8

[讨论] 宽带VCO环路如何选择?

[复制链接]
发表于 2006-4-17 20:47:00 | 显示全部楼层 |阅读模式
各位大侠帮个忙,请问鉴相频率为10MHz,VCO 输出为频率范围为1000~2000MHz 步进为10MHz,采用什么样的环路怎样才能保证不失锁?在这谢谢了!
 楼主| 发表于 2006-4-18 20:23:00 | 显示全部楼层
<P>为什么没有人帮忙呀,各位大侠可怜可怜小弟吧!</P>
点评回复

使用道具 举报

发表于 2006-4-18 22:46:00 | 显示全部楼层
RC三阶低通滤波器应该是首选[br]<p align=right><font color=red>+1 RD币</font></p>
点评回复

使用道具 举报

发表于 2006-11-19 17:32:00 | 显示全部楼层
可以用无源三阶阻容滤波器!
一般的电路形势是这样的:
  1.在PLL芯片的鉴相输出脚先是一个电容到地,c1
  2.然后再是一个电阻串电容到地
3.再串联一个电阻
4.最后靠近VCO的调谐端是一个电容到地.

[em05][br]<p align=right><font color=red>+3 RD币</font></p>
点评回复

使用道具 举报

发表于 2006-11-19 19:30:00 | 显示全部楼层
关于这个问题,你要算捕捉带了!同时要保证你的鉴相频率不要出来捣乱了![br]<p align=right><font color=red>+1 RD币</font></p>
点评回复

使用道具 举报

发表于 2006-11-24 17:00:00 | 显示全部楼层
请问楼上的,如使鉴相频率不要出来捣乱?
为压下鉴相频率,是否需加大环路带宽,那样会不会导致信号不稳?谢谢
点评回复

使用道具 举报

发表于 2006-11-24 22:16:00 | 显示全部楼层
ADI PLL
专门PLL锁相环设计的软件,可以试试!
点评回复

使用道具 举报

发表于 2006-11-27 20:10:00 | 显示全部楼层
<DIV class=quote><B>以下是引用<I>wyfar</I>在2006-11-19 17:32:00的发言:</B>
可以用无源三阶阻容滤波器!
一般的电路形势是这样的:
  1.在PLL芯片的鉴相输出脚先是一个电容到地,c1
  2.然后再是一个电阻串电容到地
3.再串联一个电阻
4.最后靠近VCO的调谐端是一个电容到地.

[em05]

<P align=right><FONT color=red>+3 RD币</FONT></P></DIV>



这个是PLL环路包含了非常经典的环路滤波器
[upload=jpeg]UploadFile/2006-11/061127@52RD_1.jpeg[/upload]
如果VCO的动态范围过打,压控电压范围比较大的话可以在滤波器中间加级放大器来满足
如下图

[upload=jpeg]UploadFile/2006-11/061127@52RD_2.jpeg[/upload]
如果在保证换频频率响应时间和相位噪声的情况下可以适当的把环路的带宽设宽  这样有助与环路的锁定,因为锁定时间和环路带宽是一队矛盾的因素,带宽越宽环路缩定时间越短,同时相位噪声也和环路带宽有关,带宽越宽相位噪声就越大.如果用软件来设计滤波器的电阻,电容值可把相位容限设为45.

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
点评回复

使用道具 举报

发表于 2006-11-30 15:24:00 | 显示全部楼层
三阶没有二阶的好,环路指标会恶化,楼住可以自己去看看一些PLL的资料
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-19 01:47 , Processed in 0.061274 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表