设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › Verification Methodology Manual for SystemVerilog
返回列表 发新帖回复
查看: 1518|回复: 0

[IC设计资料] Verification Methodology Manual for SystemVerilog

[复制链接]
发表于 2010-6-12 15:11:57 | 显示全部楼层 |阅读模式
【文件名】:10612@52RD_Verification Methodology Manual for SystemVerilog.rar
【格　式】:rar
【大　小】:2598K
【简　介】:
【目　录】:




Verification MethodologyManualforSystemVerilog
by
Janick Bergeron
Eduard Cerny
Alan Hunter
Andrew Nightingale

CHAPTER 1Introduction
CHAPTER 2Verification Planning
CHAPTER 3Assertions
回复

使用道具 举报

返回列表 发新帖 回复
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-9-30 22:22 , Processed in 0.046546 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表