发射时对VCO有严重干扰——问题应如何解决？

Andoka

楼主：
       还是先从电源上考虑，(1)建议在20dbm和33dbm时分别用示波器测试一下VCO电源的差别，看看噪声及drop的情况（测试时注意示波器的地脚接法，示波器的地一定要只接你测试的单元的地）；
                                     (2)把PA的电源脚与主板完全断开，直接用短粗的线从电池直接连到PA芯片上，看看情况；

还是想了解一下你的是那种VCO, MOS的?biplor的? 交叉耦合差分的吗?

zhaomaochong

你VCO直接被调制？中间有没有缓冲隔离？如果直接被调制的话会加入噪声，也影响锁定时间。
一般我们可以直接对晶振调制的振源进行调制。

dragon1111

回复Andoka：
PA直接单独供电之后没有明显改善。

我也不知道VCO是什么结构的………………copy的之前设计，好像是普通的三端式振荡器吧

dragon1111

回复zhaomaochong :
     我不希望VCO被调制。隔离是指在哪里？vco送往上变频之间的隔离？

Andoka

楼主：
      你这问题从你的频谱图上第一感觉是PA大功率下对VCO的牵引，进而自混频造成，但这得需要根据你设计的系统结构来验证。
（1）如你把VCO的频率提高到2倍频或4倍频的发射载频，送给混频器前需要再除2或4来达到你的发射载频频率，这会大大提高你的相位噪声性能，这也是直接上变频发射系统的通常做法，好处是可以把噪声功率谱扩展开（类似扩频，呵呵）或错开，你可以做个仿真系统测试一下；
（2）你的鉴相频率3M，LPF=2KHZ，不知道你是怎么做到信道间隔25K，似乎你的loop非常不稳定，你这系统LPF=2KHZ,一定是非常不稳定的，或者说很容易受干扰，很可能示波器探头一碰到VCO，就会失锁；
（3）普通的三端式振荡器？楼主是否是仅仅做个实验？还是做个产品？

dragon1111

回复Andoka：


2       已有现成的产品，现处于仿制阶段。鉴相频率和环路带宽如我说的那样。不过在实际测试原来板子的时候没有不锁的问题。但自己新画的板子就会有
    这个问题，加上射频测试电缆会失锁。把反馈回PLL的vco信号隔直电容减小就好了。
3       我是新手对VCO结构完全没有什么研究。好像是BJT管子的colpitts 电路吧。VCO附图如下：<img src="attachments/dvbbs/2010-1/201012520305273499.jpg" border="0" onclick="zoom(this)" onload="if(this.width>document.body.clientWidth*0.5) {this.resized=true;this.width=document.body.clientWidth*0.5;this.style.cursor='pointer';} else {this.onclick=null}" alt="" />

402300621

楼主：现成产品上的鉴相频率和LPF的带宽绝不会是3MHZ和2KHZ的，不信你可以把现成产品设成这个值看看VCO是否还会不会失锁？
         另外，最好是把PLL的锁定指示信号送给CPU，让CPU来判断是否锁定（也可以让串口打印出来，这样就很直观），只有锁定时，你才能让你的系统工作。因为你用仪器测试VCO，VCO的频都会偏移，这是因为负载变化后，他会锁定到其它频点上，而你可能还是以为是在你设定的频点上。

Andoka

楼主：
上面是Andoka回复的，呵呵，借用其他人的帐号登录，不要见怪！
另外，问一下：你这是什么产品？

dragon1111

回复Andoka：
书上是说大概loop filter的带宽应该是鉴相频率的十分之一，但是之前的电路就是这个样的啊…………拿simPLL仿真图：（芯片用的国半的）
做的是TETRA终端。
<img src="attachments/dvbbs/2010-1/201012711301373499.jpg" border="0" onclick="zoom(this)" onload="if(this.width>document.body.clientWidth*0.5) {this.resized=true;this.width=document.body.clientWidth*0.5;this.style.cursor='pointer';} else {this.onclick=null}" alt="" />

52rd_1

以下是引用dragon1111在2010-1-25 20:26:26的发言：
回复Andoka：


2                                                 已有现成的产品，现处于仿制阶段。鉴相频率和环路带宽如我说的那样。不过在实际测试原来板子的时候没有不锁的问题。但自己新画的板子就会有
                                这个问题，加上射频测试电缆会失锁。把反馈回PLL的vco信号隔直电容减小就好了。
3                                                 我是新手对VCO结构完全没有什么研究。好像是BJT管子的colpitts 电路吧。VCO附图如下：<img src="attachments/dvbbs/2010-1/201012520305273499.jpg" border="0" onclick="zoom(this)" onload="if(this.width>document.body.clientWidth*0.5) {this.resized=true;this.width=document.body.clientWidth*0.5;this.style.cursor='pointer';} else {this.onclick=null}" alt="" />

很明显的共集电极三点式震荡电路，这个在任何一本射频书上都有介绍，楼主为何不肯把各个元件值画出呢，怕被人剽窃么？
才280MHz，而且还是固定值，这个不该很难吧。
把接地、屏蔽、电源等这些问题排查清楚，估计问题就该找到了，楼主为何不愿意把PCB图给出来，让大家一起帮着看看

52rd_1

还有系统要求的信道间隔是25K，临道ACP要求-60dBc。这除了800M专网，谁还会有这样的要求，楼主莫非是hyt的人？

livanfield

以下是引用dragon1111在2010-1-22 14:42:47的发言：
回复Andoka：
虽说要求LPF带宽大概是鉴相频率的1/10为宜,但是2K的带宽是因为信道太窄，换成20K带宽的时候临道+-25K的ACP就已经完全不合格，带外完全飘起来了，200K就没有实验。

不大明白，ACPR与PLL的环路带宽有关系吗？

yuming1

VCO在只发载波的时候测量相噪能到
-85dBc/Hz@1K     -103dBc/Hz@10K
但是在发射带调制信号时就会严重恶化相噪：
-75dBc/Hz@1K     -84dBc/Hz@10K



我们也有相同的问题，弄两个屏蔽就好了。你拿怎么弄好的。