找回密码
 注册
搜索
楼主: yellowtoot

[讨论] 请教:接收机动态范围受什么因素影响?

[复制链接]
 楼主| 发表于 2009-5-6 23:04:51 | 显示全部楼层
以下是引用bullbull在2009-5-6 16:16:06的发言:
数字滤波不就影响BLOCK性能了么?
我的理解是,可以把它想象成一个SAW,只是在数字域实现而已

在我印象中,RF接收机的设计中
能对阻塞信号(尤其是带内阻塞)起抑制[/COLOR]作用的只有:
1 射频侧的SAW
2 数字域滤波器

这2个指标会作为接收机设计时,ADC选择的输入条件



请教 您说的抑制[/COLOR]作用是什么意思啊?  

滤波器只对带外BLOCKING抑制吧, 带内的没用任何作用啊:(

另外,请教  ADC选择时, 都需要考虑什么因素呢?  滤波器指标如何被考虑呢?

谢谢!
点评回复

使用道具 举报

 楼主| 发表于 2009-5-6 23:08:56 | 显示全部楼层
以下是引用cooleyn在2009-5-6 15:54:38的发言:
为什么和block有关系呢?half-band和decimate只是数字滤波和抽取,除非动态范围[/COLOR]不够或者字长效应导致在block存在下有用信号的noise加大。



请问您这里说的动态范围是指什么呢? FIR也有动态范围一说吗? 偶不懂数字:(

只知道动态范围是指检测最大和最小信号之间的差. 但数字滤波器不就是运算吗? 难道是指太大的数值会溢出??

谢谢!
点评回复

使用道具 举报

 楼主| 发表于 2009-5-6 23:22:07 | 显示全部楼层
结论好像是ADI的芯片有问题, 在改变同步方式后, 其输出的10余个bit中间位置的bit会翻转,从而造成数值异常.

即MSB不受影响, 而中间的BIT会受影响.

因此, 当干扰增大时, 由于MSB不受影响,因此测干扰是准确的, 而中间BIT受影响,所以测噪声是异常地偏高.

而当干扰小时, 这些异常BIT根本显不出来, 即在底噪之下:)[em02]
点评回复

使用道具 举报

发表于 2009-5-7 08:55:47 | 显示全部楼层
"请教 您说的抑制作用是什么意思啊?  

滤波器只对带外BLOCKING抑制吧, 带内的没用任何作用啊:("

不管你这个W系统是双载波还是单载波系统,TRX侧的SAW一般多少都有抑制作用的
你的带内block信号出现在中心频偏10MHz处,如果是单载波系统,那肯定是5MHz的中频SAW带宽;如果是双载波,那就是10MHz,
滤波器肯定都是有一些抑制作用的
当然了,主要的抑制,需要数字域的滤波器贡献

“ADC选择时, 都需要考虑什么因素呢”
建议你去ADI网站上下载关于ADC的文档自己看,非常详细,从新手到老鸟想要的都有。
HW/ZTE的中频工程师,入门都是去这里下载文档开始看起的

最后,对你所说的“结论好像是ADI的芯片有问题”
我不知道是你这批次的TRX都是如此还是就个别有这种现象
我问的那个中频工程师的意思
6655已经是很成熟的器件,bug很少
如果是你提的那2个寄存器配置,他说就是改变半带滤波器的性能
点评回复

使用道具 举报

 楼主| 发表于 2009-5-7 23:00:33 | 显示全部楼层
以下是引用bullbull在2009-5-7 8:55:47的发言:
建议你去ADI网站上下载关于ADC的文档自己看,非常详细,从新手到老鸟想要的都有。
HW/ZTE的中频工程师,入门都是去这里下载文档开始看起的

最后,对你所说的“结论好像是ADI的芯片有问题”
我不知道是你这批次的TRX都是如此还是就个别有这种现象
我问的那个中频工程师的意思
6655已经是很成熟的器件,bug很少
如果是你提的那2个寄存器配置,他说就是改变半带滤波器的性能



非常感谢![em05]
点评回复

使用道具 举报

发表于 2009-5-7 23:25:22 | 显示全部楼层
学习,学习中!关注
点评回复

使用道具 举报

发表于 2009-5-8 11:55:17 | 显示全部楼层
我的观点是,有一点像是发生了”倒易混频“,在指标测试时有一个“双信号选择性”的指标。
这个就像楼主说的一样,偏离载波一定位置处输入一个干扰,衡量接收机的对有用信号的选择能力。
此时因为输入的干扰往往也在射频的通带内,前段滤波器无法对此信号有效的滤除,
干扰信号与本振的“裙带”(本振不是理想的一根谱线)混频后进入中频滤波器。
因此就降低了信噪比!
楼主的接收架构我没有太仔细的看,如果有下变频的话,就会存在这样的问题,
改善的最有效的方法是将LO的“裙带”(相位噪声)尽可能的降低,同时提高中频滤波器的选择性,会有一定的改善!
个人拙见,望高手斧正!
点评回复

使用道具 举报

 楼主| 发表于 2009-5-12 07:02:26 | 显示全部楼层
以下是引用slg232511在2009-5-8 11:55:17的发言:
我的观点是,有一点像是发生了”倒易混频“,在指标测试时有一个“双信号选择性”的指标。
这个就像楼主说的一样,偏离载波一定位置处输入一个干扰,衡量接收机的对有用信号的选择能力。
此时因为输入的干扰往往也在射频的通带内,前段滤波器无法对此信号有效的滤除,
干扰信号与本振的“裙带”(本振不是理想的一根谱线)混频后进入中频滤波器。
因此就降低了信噪比!
楼主的接收架构我没有太仔细的看,如果有下变频的话,就会存在这样的问题,
改善的最有效的方法是将LO的“裙带”(相位噪声)尽可能的降低,同时提高中频滤波器的选择性,会有一定的改善!
个人拙见,望高手斧正!


请问你的意思是由于PLL LO输出的相噪不好,导致了带内杂散过高吗?

谢谢!

我们确实有下变频电路的。
点评回复

使用道具 举报

发表于 2009-5-12 09:26:58 | 显示全部楼层
前面都说过了,干吗不分开调试接收器和ADC呢,真奇怪??block性能跟射频接收器的关系极大,三个地方:phase noise,线性度还有信道选择滤波器/抗混叠滤波器,ADC动态范围。
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-20 10:27 , Processed in 0.053251 second(s), 15 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表