调试系统时发现一个奇怪的问题，请大家帮帮忙

firefox

调试系统时发现一个奇怪的问题，请教各位，期望各位支支招。
假设系统分模块A和模块B，其中模块B是一个输出缓冲。
现在如果将模块A的输出用DSP读出，发现结果正确。
如果将模块B的输出用DSP读出，发现结果不正确。
如果将模块A和模块B的输出同时用DSP读出，发现模块A的结果也不正确，此时模块B的输出结果和模块A输出的结果一样（当然也是不正确的）。
上述3种情况模块A和模块B始终保持连接的。
使用芯片cyclone系列EP1C20，QuartusII 3.0

freshman123

晕了，好像是GMAT里的逻辑题