静态时序分析（Static Timing Analysis）基础及应用

APCO · 发表于 2007-10-16 20:13:38

【文件名】:071016@52RD_静态时序分析（Static Timing Analysis）基础及应用.pdf
【格　式】:pdf
【大　小】:762K
【简　介】:在制程进入深次微米世代之后，芯片（IC）设计的高复杂度及系统单芯片（SOC）设计方式兴起。此一趋势使得如何确保IC质量成为今日所有设计从业人员不得不面临之重大课题。静态时序分析（Static Timing Analysis简称STA）经由完整的分析方式判断IC是否能够在使用者的时序环境下正常工作，对确保IC质量之课题，提供一个不错的解决方案。然而，对于许多IC设计者而言，STA是个既熟悉却又陌生的名词。本文将力求以简单叙述及图例说明的方式，对STA的基础概念及其在IC设计流程中的应用做详尽的介绍.
【目　录】:

jjy1234 · 发表于 2007-11-10 22:32:58

xiexiela,kankanxian

jjy1234 · 发表于 2007-11-10 22:34:11

xiabuliao

landhan485 · 发表于 2011-9-1 11:57:14

谢谢，谢谢

landhan485 · 发表于 2011-9-1 11:57:51

谢谢，谢谢

landhan485 · 发表于 2011-9-1 11:58:34

谢谢，谢谢

		自动登录	找回密码
密码			注册

[FPGA资料] 静态时序分析（Static Timing Analysis）基础及应用

本帖子中包含更多资源