北大verilog课件(内部资料)

zhongyunde · 发表于 2007-9-28 01:21:47

好东西共享下，希望能与大家一起进步

wzlxhsun · 发表于 2007-10-7 15:05:19

【文件名】:07107@52RD_Verilog大量例程.pdf
【格　式】:pdf
【大　小】:152K
【简　介】:
【目　录】:

【例3.1】4 位全加器
module adder4(cout,sum,ina,inb,cin);
output[3:0] sum;
output cout;
input[3:0] ina,inb;
input cin;
assign {cout,sum}=ina+inb+cin;
endmodule

kan850929 · 发表于 2007-10-17 21:32:08

谢谢了可惜我没钱下载.[em03]

520600 · 发表于 2007-10-19 20:57:46

谢谢了可惜我没钱下载.

520600 · 发表于 2007-10-19 20:58:40

谢谢了可惜我没钱下载.

		自动登录	找回密码
密码			注册

[FPGA资料] 北大verilog课件(内部资料)

verilog的好例子

本帖子中包含更多资源