时钟信号线后串一个电容,这是为什么?

heimao_lixin · 发表于 2007-7-24 17:14:44

时钟信号线后串一个电容,这是为什么?这个电容的选值有没有什么具体的规定?请各位大侠帮帮忙呀,多谢了.

macro_ma · 发表于 2007-7-24 17:35:20

濾波的，一般為除去高頻雜訊息，也有防ESD的功能![br]+1 RD币

heimao_lixin · 发表于 2007-7-26 16:12:00

我们项目中用到的时钟信号线串接的都是1000pf的电容,我问了公司的其他同事都不能说清楚,请大侠说得更清楚些,怎么能防ESD呢,谢谢!

flyhe · 发表于 2007-7-27 16:26:35

我想应该是隔直的，把clock的偏置电压去除掉，至于取值，要根据clock的频率来定，最大限度的让你的clock无失真的通过！！[br]+1 RD币

muochen · 发表于 2007-7-27 17:14:53

顶楼上
我想应该是隔直的，把clock的偏置电压去除掉，至于取值，要根据clock的频率来定，最大限度的让你的clock无失真的通过！！
隔直通交,是大家都知道的了
同样电容越大低频越容易通过，电容越小高频越容易通过。大家也知道
具体用在滤波中,大电容（1000μF）滤低频，小电容（20pF）滤高频。
[em03][em03][br]+3 RD币

zhongyunde · 发表于 2007-7-28 10:51:54

电容能隔直，我没有异议
但是电容能改变这个偏置电压，我就不敢苟同了！

yelan168 · 发表于 2007-7-31 17:58:41

应该是隔离作用。

SteveHall · 发表于 2007-8-1 08:05:48

通常是串一个小电阻。此为EMI吸收电阻。防止CLOCK线在高频时信号反射干扰wareform的边缘

xgwen · 发表于 2007-8-2 12:37:02

ZHEGE, 我今天也碰到这个问题，我的理解是这样的：
并一个电容（常常是预留）用来滤波，让clk信号干净一些；
串一个电容，用来隔直流，去掉clk线上的偏移电压；
串一个电阻，用来吸收高频clk信号反射回来的信号，而且这个电阻离接受端越近越好。[br]+3 RD币

tjcx · 发表于 2007-8-2 12:53:17

交流耦合电容

jknothing · 发表于 2007-8-2 12:57:30

源端放一个小电阻几十欧到一百欧防止反射,
终端放一个小电容几十P到几N,具体看频率的大小来定.隔直用.
比如说27MHz的就放个1NF就差不多了[br]+3 RD币

heimao_lixin · 发表于 2007-8-3 14:32:36

谢谢各位大侠的指点,我终于明白了些,看来自己的模拟电路基础差呀,以后得好好补习了.

heimao_lixin · 发表于 2007-8-3 14:50:33

请问:jknothing:源端放一个小电阻几十欧到一百欧防止反射,
能不能这样理解,源端的电阻比终端小,增加这棵电阻来增大源端的阻抗,与终端匹配,防信号的.止反射.

xiaomao021 · 发表于 2007-8-4 00:13:10

去直流的，后级时钟一般是需要交流时钟的那种高频器件，电容的选择根据时钟的频率，不要把时钟频率也隔掉了，哈哈。[em02]

xinyuelang · 发表于 2007-8-4 11:43:32

串电容，隔直通交，去掉信号线上的支流成分
并电容，用来滤波。让信号更干净
串电阻，用来吸收高频信号反射回来的信号，离receiver近比较好[br]+1 RD币

jknothing · 发表于 2007-8-6 09:37:13

heimao_lixin:
我的理解和你差不多,一般PCB走线大约几十欧到一百欧左右的特性阻抗,
理想的源端阻抗几乎为0,从这样子来理解的话,应当放到源端比较好,
但是很多的话法都是终端彼配,
我的理解是,那边的内阻小就放那边:)
对于这个一直没有一个很定性的说法,所以我们一般采用源端串电阻的做法.[br]+1 RD币

maple · 发表于 2007-8-28 15:41:23

在clock上并一個電容應該還會起到延時的作用吧

emcstudy · 发表于 2007-8-29 09:19:37

一般如果是在clock的源端並聯了一個電容的話,就是起濾波作用的,看它的一pin是不是下GND的,作用是濾除高頻雜訊,減緩時鐘的上升和下降時間,電容值的選用依各個公司而定了,我們統一採用0.1uf的,1000pf的很少,因為一般0.1uf的就能滿足要求,雖然可能1000pf的會更好,但採購部那里一般會定一個標準的,所以~~~~~~~~~~~[br]+1 RD币

maple · 发表于 2007-8-29 09:53:52

<DIV class=quote>以下是引用emcstudy在2007-8-29 9:19:37的发言：
一般如果是在clock的源端並聯了一個電容的話,就是起濾波作用的,看它的一pin是不是下GND的,作用是濾除高頻雜訊,減緩時鐘的上升和下降時間,電容值的選用依各個公司而定了,我們統一採用0.1uf的,1000pf的很少,因為一般0.1uf的就能滿足要求,雖然可能1000pf的會更好,但採購部那里一般會定一個標準的,所以~~~~~~~~~~~</DIV>

同意你的看法﹐至于電容值的選擇要看你用它的目的了﹗

hennrycai · 发表于 2007-8-30 10:22:09

一半我个人比较同意十五楼的说法

		自动登录	找回密码
密码			注册

[讨论] 时钟信号线后串一个电容,这是为什么?