找回密码
 注册
搜索
查看: 856|回复: 2

[讨论] [求助]如何用verilog在fpga中实现精确延时

[复制链接]
发表于 2007-6-29 16:58:39 | 显示全部楼层 |阅读模式
做的东西要实现各种不同的精确延时   最小的小于时钟周期    不知道用什么实现比较好啊    求高手指点
发表于 2007-7-1 19:53:16 | 显示全部楼层
除非使用 PLL 或者 DLL,否则不可能
点评回复

使用道具 举报

发表于 2007-7-6 11:17:20 | 显示全部楼层
小于时钟周期的不是很好做啊,那样最好要倍频一下,DCM对时钟源的频率也是有一定要求的!
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2025-1-24 11:37 , Processed in 0.051209 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表