layout查图，你都看些啥

12506

layout查图，你都看些啥呢，时钟走线，地址的ＬＳＢ的跨岛？

rfengineer

射频50OHM线,时钟,射频控制线,IQ线,电源.另外依据平台方案给的参考设计查[br]<p align=right><font color=red>+1 RD币</font></p>

iamyourhero

最好是有一份design guide，一条一条地对照来可看。比如说看主板的，通常会看时钟、电源模块的摆件和铺铜、各个总线的走线和绕线、内层电源和地的划分等等。[br]<p align=right><font color=red>+1 RD币</font></p>

tomystory

我也是做主板的

通常大的方面就是看布局，铺铜，散热，电源平面的划分
小的方面就是时钟，跨岛，小电阻电容的摆放

欢迎大家多交流[br]<p align=right><font color=red>+1 RD币</font></p>

emcstudy

我也做主板的,還有顯卡等等
一般我們看LAYOUT圖時,我們會對照check list的標準看,主要有下面几部分
一看時鐘走線,在源頭有沒有RC濾波,時鐘線和其他的線距離是不是太進?跨切割啊,換層時有沒有打GND VIA或decoupling cap等等
二看IO區域的線的走線,這裡細節比較多,我就不詳說了,要靠自己稽累的
三看電源區塊,
四看VCC和GND的劃分是否妥當
五看差分線的走線
六看 CPU.SB,NB的走線等等
個人總結而已,還有好多細節的地方要注意的,一個原則,多看圖多發貼,多請教[br]<p align=right><font color=red>+3 RD币</font></p>

emcstudy

再補充一點點吧,因為我也是經驗不足,所以不可能一下子總結清楚
其實不知道別的公司怎麼楊,我們在layout之前,會讓我們EMI檢查元器件的擺放位置,
這個很重要的.好的擺放位置,意味著能有好的走線,更意味著emc問題的減少.
首先,1Clock Buffer/Memory/北橋等高速IC嚴禁置於板邊或近I/O處
2Audio區域要單獨切割.區域內不走無關的走線,audio區域的走線也不可以走到外面的區域
3I/O Connector儘量置於板邊, 不可靠近高速IC
4所有EMI Filter Component需儘量靠近I/O Connector(500 mils以內)
5LAN/1394/Super IO等I/O相關之IC儘量靠近I/O 區, 以減少相關走線長度
6LAN Transformer置於LAN Port Moat上, 橫跨於Moat 兩邊
7EMI filter電容置於I/O Port Area內, 其GND Via打在I/O區內
8EMI filter Bead 橫跨於I/O Moat上(不含VGA R/G/B)
9PCMCIA/SD/MS/MMC/XD等Memory Card等等Socket的固定腳需設定為Ground信號       
10Clock Buffer的選頻電路排阻需置於Clock 附近(1000mils以內),不可在Switch端
我覺得這個貼不錯,我也是從不懂一步步走來的.要多看圖,然後看師兄師姐們提的modify.不懂的一定要問,有疑問的地方也要問,從白痴的問題問起,一步一個腳印,你就不會永遠是菜鳥.

ghlln82

看了楼上的见解，非常赞同，但是有一点不是很明白，就是信号线换层的时候有什么特别要注意的吗？（除了decoupling capacitor，为什么？）
谢谢！

zwtesz

差分信号的等长应该也要注意吧  特别是BB到RF的IQ信号

emcstudy

因为我是EMI部门，所以至于差分线的等长等等的问题我们好像不要考虑，是硬件的工作；
至于信号线的换层要注意的就是有没有加decoupling cap（因为换层前后参考面变化了），如果没有变换参考面，则需单独打gnd via，至于为什么，我的理解就是给信号线提供低阻抗的路径，提高信号的传输质量等等的原理，我还是新人，理解得不是很透彻，而且师兄师姐让我们这样做，我们就这样做，至于原理，还得进一步学习。谢谢

fenwang_008

楼上说的不少  不知道能否给我份你们公司的check list[em09]

emcstudy

樓上的不好意思,公司的資料是不可以隨便給人的,否則我是要被開除的,不好意思

jinbeibei

<DIV class=quote><B>以下是引用<I>emcstudy</I>在2007-9-10 14:14:39的发言：</B>
因为我是EMI部门，所以至于差分线的等长等等的问题我们好像不要考虑，是硬件的工作；
至于信号线的换层要注意的就是有没有加decoupling cap（因为换层前后参考面变化了），如果没有变换参考面，则需单独打gnd via，至于为什么，我的理解就是给信号线提供低阻抗的路径，提高信号的传输质量等等的原理，我还是新人，理解得不是很透彻，而且师兄师姐让我们这样做，我们就这样做，至于原理，还得进一步学习。谢谢</DIV>


在电路中，电流都需要有一个回流路径。当信号线变换参考面时，造成了回流路径在参考面之间不连续，就需要有分布场来实现路径连续性。这样会在参考面之间引起场分布不均匀，造成参考面上的电压波动。因此用decoupling capacitance来实现电流连续，可以避免这种现象发生。

emcstudy

謝謝樓上的解釋,謝謝

xugt1983

喜欢对着原理图看layout

emcstudy

<DIV class=quote><B>以下是引用<I>ryan505</I>在2007-10-10 12:34:14的发言：</B>
資源共享是為我們的國家培育更多的優秀團體，讓我們的知識面更好地上一個台階，犧牲一點個人的利益又在乎什麼呢，再說啦，即使是別人學會啦，或許他們也不一定與競爭呀，即使是競爭，那也更加能夠激發大家的學習的動力呀，大家說是不是這樣的道理，不然我們的版主辛苦開了這麼好的一個平台的用意是什麼呀，大家可以想象一下吧！[em13]</DIV>


不是我不共享啊,我在公司上网,公司有监控系统的啊
我还是新人的哦

laoheren

学习了，看看大家都怎么做的

ant111

RF PART：
   50OHM阻抗线，射频器件的地孔，滤波电容的地孔。屏蔽罩对应的地孔。射频控制线要保好，射频用的电源也要包好。接收线要平行且尽量短。
BB PART：
    IQ差分且要包好，CLK线重点保护，音频线走板边，且一定要包好。注意走差分和立体包。
充电线路一定要够粗，ESD保护的线要先过ESD再去芯片那里。

举一返三，抛砖引玉[em01][em01][em01]

russot

分区布局，周期信号（时钟/显示），差分信号（USB/LVDS/SATA/ETHERNET），i/o滤波

swallow009

jinbeibei 发表于 2007-10-3 02:50
以下是引用emcstudy在2007-9-10 14:14:39的发言：
因为我是EMI部门，所以至于差分线的等长等等的问题我们 ...

谢谢高手讲解

cjz20070109

谢谢讲解，比较通俗了，赞一个！