关于GPIO内置下拉电阻的问题

doubaobao · 发表于 2007-6-19 18:10:50

目前遇到了如下的疑惑：
某GPIO的状态为：内置下拉电阻；I/O双向；复位后默认为低电平
内置下拉电阻的GPIO在电路结构上是如何实现的呢？
这个下拉电阻的意义何在呢？盼望哪位熟悉GPIO的大虾给予答复，谢谢！
[em03]

cylbailey · 发表于 2007-6-19 20:37:03

一般是用扩散做的电阻，也就是接地的衬底和S间有个扩散层.
下拉电阻是在使得口/锁存器，或者你可以简单的从一个CMOS非门来看，在没有输入的情况下，仍能保持在一个确定的电位，或者当输入突然断开以后，栅极有一个放电的途径。

yan123456789 · 发表于 2007-11-5 17:21:57

那内置上拉电阻呢？

		自动登录	找回密码
密码			注册

[讨论] 关于GPIO内置下拉电阻的问题