替EMI版友转发[讨论]关于通孔的问题

myyear1984

[讨论]关于通孔的问题
先说废话 版主不要扣我RD币 我在ＥＭＩ版里看到这个问题　觉得提的很好　可是那个版人气不是很旺　至今没人解答　当然了　我对这个问题也很困惑　所以我想换个版来发发　可能会有ＰＣＢ高人解答
问题如下：“高速信号通过通孔穿层，比如layer1到layer4,return current在通孔处会通过两种途径返回。第一种：通过layers之间的电容，这容易造成大面积污染；第二种：通过通孔附近的电容找到低阻抗路径。问题如下：在layout时候，不可能保证所有高速信号通孔附近都有电容，因为每个通孔附近放电容不太现实。但是不至于让回返电流乱串，好的方法是什么？布线的时候需要注意哪些？还有该类通孔附近不远处一定距离内要有GND的通孔的原因是什么？[52RD.com]
向大牛们致敬了”

michaelz

顶，我也想知道

yixiu0000

顶一下……[em07][em07][em07]

changxusu

我来回答，版主给我加分哦。我做产品设计中的高速数字这块
首先，不是所有的高速信号附近必须加电容，如果高速信号引起cross-moat那么这个时候是要加的，传输线走线第一原则就要避免cross-moat.注意我讲的是传输线，而一般的电源线只要不传递高速信号都还是可以这样走线的。没有发生cross-moat的情况下，在穿层的情况下加的未必是电容，这反而会增加成本，这时候电容或者是接地通孔的目的只有一个避免回返电流的跳跃。如果高速信号线穿层之后直接跟某个元件相连，比如直接接电阻、电容之类（通孔与他们这之间没有什么走线），那么没有必要加电容或者接地通孔，如果还要走一段线，那么这根线的via附近尽可能近地加接地通孔，这样的好处是增加了跳跃点，避免了信号乱串，使返回电流能够从第二层的地跑到第三层的地上面去，如果不加那么乱串造成回路面积过大，引起EMI超标。
真正做EMI设计，主要还是高速数字设计这块，既要负责schematic也要负责layout的检查，其中就包括上面提到的这点。但是设计中最有内涵最有深度最潇洒的莫过于做仿真了.另外楼主看的EMI哪个帖子问的这个问题帮忙把这个答案转到上面去，谢谢
[br]<p align=right><font color=red>+5 RD币</font></p>

snowman

给你加分，呵呵，再接再厉

helsa

頂[em08][em08]

snowman

我也来参合，谁给我加分涅
    EMC的两个基本原则：第一个原则是尽可能减小电流环路的面积；第二个原则是系统只采用一个参考面。
    如果信号不能通过尽可能小的环路返回，就可能形成一个大的环状天线，产生EMI辐射，辐射大小与环路面积、流过环路的电流大小以及频率的平方成正比。
    高频电流总是选择阻抗最小(电感最低)，直接位于信号下方的路径，因此返回电流会流过邻近的电路层，而无论这个临近层是电源层还是地线层。
    不管是在通孔附近搭电容还是在附近打地通孔，目的都是要给返回电流提供一个最小的环路避免返回电流跳跃。当然，每个VIA附近搭电容从空间和成本上考虑是不现实的，而且现在的板子密度都很大的说，每个高速信号VIA附近都打个通孔那布板难度就会增加N多，最好的办法我想就是做之前先把叠层结构、高速信号参考层设计好了，哪些高速信号走哪层、参考层在哪里都要事先想好。布线的时候注意什么？不要频繁换层走线，尽量不要跨分割区走线，特殊信号的屏蔽、隔离等等，都是一些很普通的规则，做的时候多留心就好了。如果有条件能惬意潇洒地做仿真分析那就更好了，但是仿真模型很难弄的说，对仿真结果的判定分析也是要很有经验的说，有实际做过的拿个例子给大伙教学教学给他加多分的说[em03][em03][em02][em02]

Gracepenguin

不知道楼主所说的高频讯号频率是在多少,说一点个人的经验给楼主参考:
如果是针对一般的数字信号线,我想只要保证信号线下面的地平面不要走线就OK.还有一点就是要注意下clk的处理:
     clk下面有完整的地平面,再加上ramping电阻和滤波电容,每次穿层都在旁边放一个滤波电容, clk的走线两边伴地打via,我想应该差不多了;
如果频率很高,比如RF,那就尽量不要穿层了; 穿层的话不知道阻抗会变成什么样子,尚无机会尝试.
[br]<p align=right><font color=red>+3 RD币</font></p>

ybsui

哪位大哥用HFSS仿下吧?