I2C的上拉电阻问题

summi · 发表于 2007-5-19 08:42:10

I2C的上拉电阻大小与传输数据速度有联系吗？
这个上拉电阻有什么要求？

多谢各位！

[此贴子已经被作者于2007-5-19 14:30:50编辑过]

3homer · 发表于 2007-5-20 15:35:46

上拉电阻的作用只是在I2C双方建立沟通是起到作用吧, 具体大小没有太大关系的,是不是?

lvying2008 · 发表于 2007-5-21 09:45:20

学习中，哪位牛人帮忙解答一下

wangyanwei · 发表于 2007-5-21 15:26:14

1、I2C接口的输出端是漏极开路或集电极开路，所以必须在接口外接上拉。
2、上拉电阻的范围很宽，但也需要跟据功耗、信号上升时间等具体确定。

cylbailey · 发表于 2007-5-21 15:34:33

as large as sufficient bus driving ability is keeped.

monking · 发表于 2007-5-22 23:41:05

和速度应该没关系。主要是I2C是oc，所以需要。和驱动的从机个数（虽然从机个数不是由电阻决定的）有一定关系

cylbailey · 发表于 2007-5-23 09:57:38

不能说和速度没关系, 从机数量多的话, 由于经常在CMOS 集成电路里面源和基底是相连的, 而漏和基底存在寄生电容, 所以源和漏之间是有寄生电容的, 过大的上拉电阻会引起延时,导致边缘的上升下降速度变慢

lvying2008 · 发表于 2007-5-24 13:54:58

六楼的，OC是什么？能解释一下吗？

tomystory · 发表于 2007-5-24 14:42:36

OC就是OPEN COLLETOR 集电极开路的意思

曾经我做一块板子，SMCLK的上拉电阻没上，不开机。

wd_mws · 发表于 2007-6-2 16:34:38

上拉电阻的取值何I2C总线的频率有关，工作在standard －mode时，其典型值为10K
在FAST mode时，为减少时钟上升时间，满足上升时间的要求，一般为1K

SteveHall · 发表于 2007-6-3 15:11:38

<DIV class=quote><B>以下是引用<I>wd_mws</I>在2007-6-2 16:34:38的发言：</B>
上拉电阻的取值何I2C总线的频率有关，工作在standard －mode时，其典型值为10K
在FAST mode时，为减少时钟上升时间，满足上升时间的要求，一般为1K</DIV>

philips的IIC协议中pullup-res的典型值是5.1K@ VIO=5V(其实用5K一样，5.1K比较好买便宜），但手机系统一般VIO=2.8V,所以在参考设计中，通常此阻值用4.7K,虽然于驱动力上比协议标准不如，但考虑到leakage current,用3.3K的漏电流比较大，综合考虑用4.7K，况且此阻值也是常规值

wdavidw · 发表于 2007-6-7 14:58:15

上拉电助对上升时间影响，如果I2C上有多个slave,要根据I2c协议要求的选定上拉电阻。

golden8510 · 发表于 2007-6-12 07:08:13

I2C的上拉电阻的作用那位DX能汇总一下，Thanks！

阻值 4.7K,Power Supply：1.8V；

jssyzjz · 发表于 2007-6-13 16:37:46

一般参考设计都考虑到了IIC的不同速率，如果走线的分布电容大，或由从器件引脚等效电容大造成信号上升时间比较大，可以适当减小上拉电阻。

benimaru · 发表于 2007-6-20 21:38:53

正解是iic信号是低电平有效。

我不知道 · 发表于 2007-8-15 21:55:02

I2C的上拉电阻可以是1.5K，2.2K，4.7K，电阻的大小对时序有一定影响，对信号的上升时间和下降时间也有影响，一般接1.5K或2.2K

SteveHall · 发表于 2007-8-17 19:33:32

这问题已经是经典了，我早在几年前就考虑过了。

总之，不同平台的官方试验和我的取值相似，倾向与用4。7K @ 2.8V VIO

Rp最大值由总线最大容限（Cbmax)决定,Rp最小值由Vio与上拉驱动电流（最大取3mA)决定；
于是 Rpmin=5V/3mA≈1.7K(@Vio=5V)或者2.8V/3mA≈1K(@Vio=2.8V)
Rpmax的取值：参考周公的I2C总线规范中文版P33图39与P35图44
标准模式，100Kbps总线的负载最大容限<=400pF；快速模式，400Kbps总线的负载最大容限<=200pF,根据具体使用情况、目前的器件制造工艺、PCB的走线距离等因素以及标准的向下兼容性，设计中以快速模式为基础，即总线负载电容<200pF，也就是传输速度可以上到400Kbps是不成问题的。于是Rpmax可以取的范围是1.8K~7K @ Vio=5V对应50pF~200pF
根据Rpmin与Rpmax的限制范围，一般取5.1K @ Vio=5V , 负载容限的环境要求也容易达到。在2.8V系统中，console设计选3.3K,portable/handset等低供耗的设计选4.7K牺牲速度换取电池使用时间。

呵呵，有些IDH竟然用到10K或以上，真使人叹为观止。将大大影响其抗噪性能，对于PCB的制造以及板层堆叠的结构的干扰将加大数据的误判决

[此贴子已经被作者于2007-8-17 21:13:11编辑过]

riken · 发表于 2007-8-22 16:41:37

和电阻大小没有关系

stillever · 发表于 2007-8-24 16:32:52

I2C上拉电阻确定有一个计算公式：
Rmin＝{Vdd(min)-o.4V}/3mA
Rmax=(T/0.874) *c, T=1us 100KHz, T=0.3us 400KHz
C是Bus capacitance

shuang0309 · 发表于 2007-8-24 16:33:51

我们一直是10k
没什么影响啊
2.8v

		自动登录	找回密码
密码			注册

[讨论] I2C的上拉电阻问题