找回密码
 注册
搜索
查看: 952|回复: 0

[PCB EDA资料] allegro constraints

[复制链接]
发表于 2007-5-15 23:34:23 | 显示全部楼层 |阅读模式
此文章是供ALLEGRO LAYOUT时候规则设计参考,是实际应用中归纳出来的设计规则.

【文件名】:07515@52RD_allegro constrains.pdf
【格 式】:pdf
【大  ?177K
【简 介】:
【目 录】:



Constraints
On line DRC on
Set standard values :
All etch : * line to line : * line to pads : * pad to pad : * line with : 4 mils
Etch on subclass : allowed same net DRC : of f
Extended design rules:
Spacing rule set:
Attach property, nets..
Set values:
Constrain set name: RF
Subclass: all etch
Global fields are used to set multiple constraints only : Global

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-10-6 20:26 , Processed in 0.060663 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表