USB最终的外部接口做了吗？

angel77 · 发表于 2007-4-28 09:22:27

如果外部输入的两个差分信号，中心交叉点不在一半电源，有一些不同步。---如何处理？

--如何区分是轻微不同步，还是来了一个控制信号？

本人采用了容错技术,最大容许DP/DM有20ns的相位延迟,
所以对于差分信号的输入要求不是太严格;
对于差分输出那就保证绝对的相位同步

		自动登录	找回密码
密码			注册

[FPGA资料] USB最终的外部接口做了吗？