[转贴]高速PCB设计

fenqinyao

内容预览：
1. 引言
2. 信号完整性问题
3. 电磁兼容性问题
4. 电源完整性问题
5. 高频电路设计一般规范
6. 数模混合电路设计一般规范

一：高频电路的定义
*在数字电路中，是否是高频电路取决于信号的上升沿和下降沿，而不是信号的频率。
公式：F2 =1/（Tr×π），Tr为信号的上升／下降延时间。

*F2 > 100MHz，就应该按照高频电路进行考虑，下列情况必须按高频规则进行设计
–系统时钟频率超过50MHz
–采用了上升/下降时间少于5ns的器件
–数字/模拟混合电路

*逻辑器件的上升/下降时间和布线长度限制上升/下 主要谐波频谱分布 最大传输线最大传输
降时间  Tr分量           F2=1/Fmax=10*距离（微带）线距离（微带线）πTr    F2   
74HC        13-15ns24MHz   240 MHz 117cm  91cm
74LS         9.5ns  34 MHz  340MHz  85.5cm  66.5cm
74H           4-6ns  80 MHz  800MHz  35  28
74S           3-4ns  106 MHz 1.1GHz  27  21
74HCT      5-15ns 64 MHz  640MHz  45  34
74ALS       2-10ns 160 MHz 1.6GHz  18  13
74FCT       2-5ns  160 MHz 1.6GHz  18  13
74F           1.5ns  212 MHz 2.1GHz  12.5  10.5
ECL12K    1.5ns  212 MHz 2.1GHz  12.5  10.5
ECL100K  0.75ns 424 MHz 4.2GHz   6  5
传统的PCB设计方法效率低：
原理图，传统的设计方法设计和输入布局、布线没有任何质量控制点,制作PCB每一步设计都是凭经验，发现问题就必须从头开始，功能、性能测试问题的查找非常困难

信号完整性问题:
1.反射问题
2.串扰问题
3.过冲和振荡
4.时延
反射问题：传输线上的回波。信号功率(电压和电流)的一部分传输到线上并达到负载处，但是有一部
分被反射了。
多点反射
反射原因：
*源端与负载端阻抗不匹配
*布线的几何形状
*布线的走向，过孔
*不正确的线端接
*经过连接器的传输
*电源平面的不连续等。
串扰问题：
*串扰：两条信号线之间的耦合
1.容性串扰
*当线路以一定的距离彼此靠近时，会出现这种情况。
*容性耦合引发耦合电流
2.感性串扰
*不需要的变压器的原线圈和次级线圈之间的信号耦合
*感性耦合引发耦合电压。

串扰问题：
PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。
*电容和电感的串扰随负载阻抗的增加而增加，因此所有易受串扰影响的线路都应当端接线路阻抗。
减少容性串扰的方法：
*分离信号线路，可以减少信号线路间电容性耦合的能量。
*利用地线分离信号线路，可以减少电容的耦合。为了提高有效性，地线应每隔λ/4英寸与地层连接。（λ波长是指信号在单位时间传送的距离。）
///////////////////////////
一般原则：
每2-5cm打过孔。
容性串扰的仿真结果
＝＝＝＝＝＝＝＝＝＝＝＝
减少感性串扰的方法
*为了解决电感的串扰问题，应当尽可能地减小环路的大小。
*通过避免信号返回线路共享共同的路径这种情况，也可以减少电感串扰、过冲和振荡
*过冲(overshoot)：过冲能够引起假时钟或总线数据读/写错误。
*振荡(ringing) ：振荡的现象是反复出现过冲和下冲。
信号的振荡和环绕振荡由线上过度的电感和电容引起，振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。
振荡可以通过适当的端接予以减小，但不可能完全消除。
时延：一组总线内各信号线的不同时延
时钟与信号：尽可能保证宽的窗口
///////////////////////////
电磁兼容性问题
*电磁干扰（EMI）问题
1.环路设计，形成天线效应
2.电源层的槽缝会构成了四分之一波长的天线
*密集过孔（如BGA封装器件）
*大型接插件（特别是背板）
3.感性元件。
注意：在元件面的两个平行放置的电感会构成变压器。
不合理的回流路径导致EMI
地电平面不完整引起的EMI
地电平面的不完整会引起大的EMI
不考虑地电平面不完整情况的仿真是不精确的
///////////////////////////
电源完整性问题
*大功率高速器件：需要很大的瞬态电流
*地层、电源层不完整：1.分割、过孔  2.接插件
*滤波电容：3.数量、容量、布局、
电源滤波电容的选择：
系统既有高频噪音也有低C0G（非铁磁的）类型的频噪音，通过并联大电0.01μF电容比其它类型
容、小ESL器件、极小的0.1μF电容在高频时ESL器件可扩展滤波范具有更好的滤波性能
///////////////////////////
原理图设计规范
信号完整性及电磁兼容性考虑
PCB 完成后原理图与PCB的对应
一般规则和要求
*按统一的要求选择图纸幅面、图框格式、电路图中的图形符号、文字符号。
*应根据该产品的电工作原理,各元器件自右到左,自上而下的排成一列或数列。
*图面安排时，电源部分一般安排在左下方，输入端在右方，输出在左方。
*图中可动元件（如继电器）的工作状态，原则上处于开断，不加电的工作位置。
*将所有芯片的电源和地引脚全部利用。
///////////////////////////
信号完整性及电磁兼容性考虑
*对输入输出的信号要加相应的滤波/吸收器件;必要时加硅瞬变电压吸收二极管或压敏电阻SVC
*在高频信号输出端串电阻。
*高频区的退耦电容要选低ESR的电解电容或钽电容
*退耦电容容值确定时在满足纹波要求的条件下选择更小容值的电容，以提高其谐振频率点
*各芯片的电源都要加退耦电容，同一芯片中各模块的电源要分别加退耦电容；如为高频则须在靠电源端加磁珠／电感。
///////////////////////////
PCB 完成后原理图与PCB的对应
对PCB分布参数敏感的元件(如滤波电容，时钟阻尼电阻,高频滤波的磁珠／电感等)的标称值进行核对优化，如有变更及时更新原理图和BOM,由PCB Layout 时重排标号信息更新原理图和BOM,生成的BOM文件中，元器件明细表中不允许出现无型号的器件。相同型号的器件不允许采用不同的表示方法，如4.7K的电阻只能用4.7K表示，不允许采用4K7，4.7k等表示方法。
================================
元器件库的制作
元器件布局
光学点的放置
电源滤波
线宽及间距
高频时钟
差分信号
PCB分层考虑
信号完整性及电磁兼容要求
PCB设计规范
元器件库的制作
===================================
///////////////////////////
*严格按照元器件厂家提供的数据设计元器件库，必须排除累计误差。
*元器件的引脚焊盘过孔内径提供孔化后孔径，同时在向PCB厂家提供PCB设计文件时必须注明“所有孔径*尽可能参考评估板进行布局设计。
*要求模拟与数字空间隔离；接口模块与主控模块空间隔离；输入和输出隔离。
*高频滤波电容必须靠近器件的电源/地引脚。
*PCB底面放置元件时要考虑结构所允许的元件最高尺寸
*靠近边框4mm内不允许放置元件。
*SMT与SMT零件间距0.5mm以上
*SMT与DIP零件间距0.5mm以上
*螺丝孔/定位孔的半径6mm内不可放置任何元件
*跳线器或SOCKET的放置要考虑其易操做,不可放于高器件(如SLOT)之间
*元器件放置要考虑散热:主发热元件靠近出风口,大体积元件的放置避开风路
*BGA封装的元器件的放置要避免于PCB正中间等易变形区,元器件排列尽可能整齐（左右对齐）
*极性方向力求相同。排列在一起的小元件（电阻、电容、电感、二极管等），其标号尽可能连续。
/////////////
光学点的放置
*光学点用于SMT器件焊接定位用，为直径40mil的无孔无阻焊层焊盘。
*PCB板至少需二个以上的光学点,且须对角放置
*BGA封装的器件及引脚数多于100（含100）条的其他封装器件，其对角线必须放置一对光学点。
*光学点应放置在器件外围5mm以内。
*光学点周围3mm之内不可放置任何元件.
///////////////
电源滤波
*电源引入处必须考虑低频和高频的滤波。
*低频滤波电容均匀分布在PCB上，每个大功率器件应安装一个16uF以上的电解电容或钽电容；并由其所放位置处负载的特性及纹波要求确定适当的容值，ESR和ESL。
*元器件的每个（组）电源/地均应安装至少一个高频滤波电容。
*当元器件或模组的工作频率较高时要在相应的高频滤波电容靠系统电源端加电感或磁磁珠.
*高频滤波电容必须靠近器件的电源/地引脚。线宽及间距
*尽可能保持宽线宽，所有布线必须8mil以上，特殊情况需要主管同意。
*常规线宽10mil以上。
*在BGA封装的元件面/焊接面的内层焊接球允许使用8mil引出，其他情况应使用10mil。
*模拟信号线的线宽12mil以上。
*线/线间距（外延）：≥8mil
*线/孔间距（外延）：≥8mil
*孔/孔间距（外延）：≥8mil
*总线中的线/线间距（外延）：≥12mil
///////////////////////////////
高频时钟
*高频时钟（20MHz以上的时钟，或上升沿少于5ns的时钟）必须有地线护送。
*时钟的线宽至少10mil，护送地线的线宽至少20mil。高频信号线的保护地线两端必需由过孔与地层相连，且每5cm左右要打过孔与地层相连。
*时钟发送侧必须串接一个22－220欧姆左右的阻尼电阻。地线护送,与数据线基本等长,  在发送侧加阻尼电阻,不走直角,手工布线...
////////////////////
差分信号
差分信号要求在同一层上且尽可能的靠近平行走线，差分信号之间不允许插入任何信号。并要求等长。
////////////////////
PCB分层考虑
*在有类似的评估板参考时，按照评估板进行。
*在多层板时，建议：
–元件面、焊接面：敏感信号线
–第二层、倒数第二层：地／电源层
–没有电源/地平面隔离的两个信号层的信号走向尽可能的垂直。
*多电源环境下，不能每种电源一层，尽可能减少不同电压电源层相互覆盖。
*有BGA芯片时合理安排出线，减少PCB层数
\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\信号完整性及电磁兼容要求
1）高频时钟
建议采用点对点连接或采用星型连接；采用T型连接时要保证等臂长;尽量减少过孔(Via)数量。
2）终端匹配
用于终端匹配的电容、上拉电阻、下拉电阻、串接电阻等的布线、布局规则要参考评估板的设计。该靠近driver或receiver侧的必须靠近driver或receiver，该放在receiver之前或之后的必须放在receiver之前或之后。
3）高频数字总线
频率在50MHz以上的高频数字总线，应尽可能考虑总线中的每条信号线均串接一个22-300欧姆左右的阻尼电阻，频率在75MHz以上时，必须串接阻尼电阻。阻尼电阻必须放在发送侧并尽可能靠近发送器件。
4)走线要回避的敏感位置
高频线要远离输入输出口(input/output port)1/10 英寸以上，如实际限制则采用地或电源线屛蔽(shielded),高频线要远离晶振(crystal)和时钟芯片.
4)走线要避免小于90°。
5)避免集中打过孔，防止地电平面的不完整。
6)所有高频信号线应该全部手工布线。
7)大功率器件的安装面敷铜，隔离器件和PCB的布线。
//////////////////
测试点:
*地TIP：在PCB中应均匀放置“GND Tip”，每5cm左右一个。
*信号TIP：尽可能考虑重要信号，例如关键的时钟信号等的测试点。
*PCB中可以适当增加一些电源VCC的PAD。
*要求测试点的含义尽可能的在丝印层上标明。
*测试点距板边至少100mil以上
*测试点距器件引脚的PAD距离至少10mil
//////////////////////
屏蔽问题
*每层四周尽可能用地线包围（地线宽度至少为电源层和地层距离的三倍），均匀打过孔，起到屏蔽作用。并避免地环；且环的开口要避开机箱的通风孔，Port口等。
*元件面及焊接面尽可能用地填充，均匀打过孔，起到屏蔽作用。
*有Port口的位置的地填充要单点与系统地相连；且地填充要通过螺丝孔、Port口挡板与整机外壳良好电接触。
//////////////////////
走线
*线改向时只走钝角或圆弧。
*线从过孔、焊盘引出时要加泪滴。
*过孔避免紧排成线状，以防意外分割电源／地层。
*高频及低电平模拟信号线要走靠地层
*模拟信号的高低电平信号线要分别走在电源或地层的两侧
*螺丝孔或定位孔周围0.4mm内不可走线
*振荡器和散热片铜箔内不可走线
//////////////////////////
地层走信号线
一般情况下，不可在电源层和地层走线。如果要在地层上走信号线，则要想办法保证地电平面的完整性
///////////////////
过孔(Via)
*过孔的孔径不可小于15mil
*过孔的ANNULAR RING 一般为12mil(0.3mm)左右,除特殊情况外不得少于5mil。ANNULAR RING指焊盘直径减去过孔孔径。
*过孔与SMT元件的PAD间距一般要大于5mil，
*特殊情况下(如高频Bypass电容)过孔与SMT元件的PAD间距小于规则时要保证过孔敷阻焊层;
**如需将过孔置于SMT元件的PAD上时要有PCB厂商的代填过孔及品质保证。
//////////////////
丝印层
元件编号大小一般为:高50mil，线宽8mil
应该在相应元器件旁边,并避开过孔及影
响视线的元件
当Layout结束后要按顺序(如由左而右,由
上而下)对元件编号重排序,并更新到原理
图
各元器件的丝印层标注（标号，及可能
标注的值或型号）必须清晰易懂。
PCB设计检查规范
结构尺寸检查
检查与结构设计图纸的一致性。
–总体尺寸
–定位孔位置
–定位孔孔径
接插件定位检查
–1．定位孔位置
–2．定位孔孔径
元器件库检查
1．封装形式是否正确
2．引脚定义是否正确
3．引脚间距是否正确
4．器件总体尺寸是否正确，消除引脚间距的累计误差
5．外形尺寸是否正确
6．焊盘尺寸、过孔孔径是否正确
7．丝印层标注（字体大小、方向）是否正确
丝印层检查
1．标号位置:应该在相应元器件旁边（不会引起误会），不会被本器件所覆盖;并避开过孔。
2．字符大小是否符合规范要求
电源滤波、接地的检查
*检查低频、高频滤波电容数量和放置的合理性。模拟电源/数字电源，模拟地/数字地的处理是否合适。
设计规程检查（DRC）
*按要求设置设计规程，用PCB设计工具进行自动的DRC检查，应该完全符合要求。
SI/EMI/PI仿真
*检查整板所有信号线的阻抗特性。
*检查同组数据／地址／控制／时钟总线的时序
*仿真关键信号线的SI／EMI／SPI，优化滤波电容、阻尼电阻等终端器件的值。
*必要时，仿真整板EMI／PI
数字地和模拟地分割
*不能跨越分割间隙布线，一旦跨越了分割间隙布线，电磁辐射和信号串扰都会急剧增加。
*在PCB设计中最常见的问题就是信号线跨越分割地或电源而产生EMI问题。
如果一定要采用分割的地，则要建立“地连接桥”。
将PCB分区为模拟部分和数字部分。保证数字信号返回电流不会流入到模拟信号的地。
–模拟信号在电路板所有层的模拟区内布线
–数字信号在数字电路区内布线,混合信号PCB设计注意事项
1.将PCB分区为独立的模拟部分和数字部分。
2.合适的元器件布局。
3.A/D转换器跨分区放置。
4.不要对地进行分割。在电路板的模拟部分和数字部分下面敷设统一地。
5.在电路板的所有层中，数字信号只能在电路板的数字部分布线。
6.在电路板的所有层中，模拟信号只能在电路板
7.实现模拟和数字电源分割。
8.布线不能跨越分割电源面之间的间隙。
9.必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上。
10.分析返回地电流实际流过的路径和方式。
11.采用正确的布线规则。精确预测由传输线、IC封装、连接器、过孔等引起的噪声而导致的信号失真。
最精确最先进的技术。支持IBIS、SPICE、IMIC等模型。为业内最灵活最强大的仿真系统。布线前分析和布线后分析
能根据CAD数据精确预测辐射噪声，充分考虑电流在PCB线段中的分配以及非线性器件和终端电阻等，同时能分析辐射噪声和传输线传导噪声。–既可以预测差模辐射噪声，也可以预测共模辐射噪声。这两种辐射噪声都与其物理设计密切相关。因此，把物理实体转换为电子特性的建模工具的精度是成功预测辐射噪声的关键。ApsimEMI采用了大量的高精度参数提取工具.
–能够精确预测信号线上的高频电流及其回流。评估在有去耦电容时的地电层的电性能。
–在PCB制作前就可以对地电平面、电容值、电容的放置位置、电容的类型等进行评估。
评估滤波电容的有效性
–改变电容值、放置位置、PCB的层次堆叠结构或用CAD改变地电平面的结构，进行评估。