[IC设计资料] synopsys 的VMM（verification methodology manual for sv）

发表于 2006-11-17 22:57:36 | 显示全部楼层 |阅读模式

【文件名】:061117@52RD_Verificatiom_Methodology_Manual_for_System_Verilog.rar
【格　式】:rar
【大　小】:2822K
【简　介】:
【目　录】:

很好的关于systemverilog的手册

您需要登录才可以下载或查看，没有账号？注册

×

GMT+8, 2025-1-24 01:32 , Processed in 0.055089 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

		自动登录	找回密码
密码			注册