请教: LDO的EN脚的处理

3homer · 发表于 2006-10-20 11:40:00

请教: LDO的EN脚的处理[52RD.com]
[52RD.com]
有的LDO会有EN或者CE脚,就是使能引脚,而且一般都是Active:High, 所以一般来说都是和输入Vin连接, 但是我看到有的设计是通过100K-Ohm来接地,这样的设计合理么?

kingyb · 发表于 2006-10-20 12:59:00

也有可能是置低才有效阿,要是真的高有效的话,那应该有上拉的吧~

3homer · 发表于 2006-10-20 13:47:00

我查了该LDO,的确实高有效啊,

ADS2005A · 发表于 2006-10-24 17:23:00

你把你用的LDO 的名称告诉我们，我们帮你设计，帮你验证你的circuit

ADS2005A · 发表于 2006-10-24 17:24:00

还要注意LDO这个PIN上的电流大小，datasheet可能提供

gzq2600244 · 发表于 2006-10-25 11:42:00

這個下拉，應該是在無效的情況況下給他一個穩定的狀態，正常時是通過軟件來拉高的。

brighter99 · 发表于 2006-10-26 11:28:00

同意楼上的

fifo · 发表于 2006-10-28 10:17:00

应该是6楼说的那样

wangxiaohui · 发表于 2006-11-1 16:40:00

这样设计很合理，一般的设计都是这样设计的。

zqyy · 发表于 2006-11-10 14:42:00

之前我回答过这类的问题，这主要是考虑到LDO器件的反向漏电，会导致EN脚产生一个不确定的电平，这个电平会导致LDO在手机关机或者待机的情况下产生漏电。所以为了使EN脚的电平处于一个确定的值，需要加下拉，把电平拉到零。

xahdove · 发表于 2006-11-18 19:25:00

我感觉无非是两个作用吧：
1 上拉或下拉有时候都是为了使某个信号的状态可靠，这些控制脚不就是用GPIO口来控制的吗，在复位的时候，你的GPIO的状态并不是你想要的状态，这时需要外部UP或DOWN这个IO口，待复位后其状态受软件控制
2 防止电流倒灌进入IO口，LDO上我没碰到过，但DC-DC遇到过

leilei · 发表于 2006-11-21 13:02:00

恩,还有具体要看规格书,有的LDO内部本身就已经设计了这个下拉电阻,就不需要外接了.

		自动登录	找回密码
密码			注册

[讨论] 请教: LDO的EN脚的处理