找回密码
 注册
搜索
查看: 507|回复: 0

[FPGA资料] 请教Xilinx FPGA DCM使用问题

[复制链接]
发表于 2006-9-9 16:26:00 | 显示全部楼层 |阅读模式
时钟信号是从外部输入,33MHZ, 因此Clock period 说明部分为3ns,为什么上电刚开始工作一会DCM就没有波形输出拉?是外部时钟输入抖动过大吗?
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-24 04:44 , Processed in 0.042153 second(s), 16 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表