设为首页收藏本站

52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › QUATERII的verilog HDL语言调用已定义的元件怎么弄啊 ...

返回列表发新帖回复

查看: 633|回复: 1

[讨论] QUATERII的verilog HDL语言调用已定义的元件怎么弄啊

发表于 2006-8-24 12:47:00 | 显示全部楼层 |阅读模式

我按照教程'include "Adc.v"弄,结果是错的.

回复

使用道具举报

发表于 2006-9-24 18:06:00 | 显示全部楼层

会不会是重复include了
你可以试试把里面的module拷过来，放在一个.v文件里[br]<p align=right><font color=red>+1 RD币</font></p>

点评回复 

使用道具举报

返回列表发新帖回复

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-9-29 14:27 , Processed in 0.044585 second(s), 16 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表