如何根据EMC测试得出的频率分析问题所在，如何解决呢？

songdalong

如何根据EMC测试得出的频率分析问题所在，如何解决呢？
大家好：
      我现在在做一款样机的EMC处理，刚刚入门，好多的知识不理解，希望大家指教一二。下面是我测试的结果，如何根据这个结果分析是哪个模块出了问题，该如何解决？
整机测试：
通过EMC测试，发现原来的整机存在很大的问题，在辐射测试的水平测试和垂直测试中，分别出现4次和六次超过B级所规定的极限值。
水平测试超标频率（MHz）：125.0000 200.0000 300.0000 600.0625
实际测量值接近极限值的频率<3dB（MHz）：101.8750 228.7500 255.5000 399.2500 500.0625
垂直测试超标频率（MHz）：47.8125 100.0000 125.0000 200.0000 300.0000 600.0000
实际测量值接近极限值的频率<3dB（MHz）：38.9375 53.9375
超标最高点的频率（MHz）：300.0000

我样机上的晶振是25MHz，主芯片与SDRAM之间的时钟是100MHz，我也认为是主芯片和SDRAM之间的问题比较大，如何处理呢？

pound

可以一路一路的断开，一根线一根线的拔掉，看测试结果的差异阿。[br]<p align=right><font color=red>+1 RD币</font></p>

songdalong

现在做好了电路板，有些地方是分不开的！而且EMC测试的人比较多，我只能是看一下结果，别的人就在排队了，没有时间进行具体测试啊！可不可以通过示波器来测量，怎么测试？

pound

示波器不好，需要水平很高的人才能看出来。
用频谱仪吧。没有枪炮怎么打仗？ 一定要设法找到。

songdalong

我也想啊！公司暂时没有啊！郁闷啊

songdalong

大家帮忙啊!给些意见啊!我现在刚刚学起,还不是很理解啊

werner01

通常干扰的信号是时钟信号的谐波，一般是整数倍关系。你的时钟是25Mhz，内存工作在4倍频100Mhz。最高超标点是300Mhz，说明25Mhz的时钟的谐波和100Mhz的谐波都有问题，这样导致辐射最大。所以应该是整体的布局和布线有问题。

最关键的是100Mhz超标，这个是板的工作频率，设计上应该是阻抗匹配的，应该是布线的问题。

可以详细分析一下测试结果，一般测试结果中还包括天线的高度，角度等信息。

另外可以尝试将时钟电路用一个铜皮做一个屏蔽盒屏蔽起来看看。在主芯片周围加一些退耦电容。
[em01][br]<p align=right><font color=red>+1 RD币</font></p>[br]<p align=right><font color=red>+1 RD币</font></p>

小之未

首先你注意看看主IC和SDRAM之間的clk信號有很遠或者有打過孔嗎？如果有下一版，最好在layout板子時候做改善。這根信號很容易成為雜訊的source,在不影響電子的情況下面，可以做R-C 濾波做衰減。另外看看主ic輿SDRAM或者其他ic之間有共用一個power，這樣也會從power帶入。
個人估計有SDRAM輿主IC的CLk大帶出，具體更需要你去做更科學的尋找。。[br]<p align=right><font color=red>+1 RD币</font></p>

songdalong

小之未,首先谢谢你对问题的分析。
关于你的回答，作如下的解释！
不是很远，已经是靠近到没法再靠近的地步了！没有过孔，两边已经用地隔离了，中间只有主芯片端的电阻进行emc处理，SDRAM端RC滤波处理。电源从接入端分开，应该不存在大的干扰。
我也认为是SDRAM与主芯片的问题，但是应该如何去解决？还希望大家多多帮忙！[/COLOR][/COLOR]

pound

开展频，加屏蔽盖。
但问题的具体分析还是我前面说的那些方法，然后才能更有针对性。打仗最起码得有步枪，啥都没有，能搞定问题那是军旗里的空炸40。

werner01

10楼说的对，你需要采取措施，对于可以点一步一步的进行隔离。目前大家知道的情况，可能就只能帮你到这里。

兄弟你不能等在那里呀，可以按照10楼的说法加个屏蔽盒试一下。目前看来在板内将磁环比较困难，在一些关键点贴一些高频吸收材料来帮助问题定位。这个方法在RF电路设计中经常使用，订位比较有效。[br]<p align=right><font color=red>+1 RD币</font></p>

小之未

有時候好象是從數據上看分析大概有主IC和SDRAM 之間的clk帶出來的，但是其他SDRAM和主IC之間通訊的速度也會是100mhz或者左右

我也有做個情況﹐請考慮其下層走線為什么信號﹐它會被clk或sdram--主ic的之間的data流耦合

另外對power還需要再看，它極其容易通過電源串到其他IC或電路。此提供你一個思路﹐嘗試換個方式思考。

我想debug重要的除了熟悉線路圖，對pcb一定要很仔細的研究。

另外在沒有gnd時候，比如：倆層板兩面都走線，可以做個銅皮，來分析soure在哪裡。

對于象flash,sdarm等和主IC之間一定要有一片地做連接。有時候這些地方反而會讓你的harmonic降下來，對於ic裡面的線路我們一般不知道，所以也可以做嚐試。

hope you under [em05][br]<p align=right><font color=red>+3 RD币</font></p>

songdalong

谢谢大家的支持，我一直在学习，也在尝试如何去解决这些问题！如果有什么不理解的，我还会麻烦大家的，谢谢先

小虫

做EMC很贵吧，我们搞了一个多月，二十多万没了，还没日没夜的改，心痛，还好问题解决了，祝搂主好运！

songdalong

还好了阿！我们公司是包年的，据说已经超了很多了。只是比较麻烦，要等时间安排，预约之后才能去

fenwang_008

国内EMC测试场地就是比较紧张   经常是有约时间约不到的情况   导致进度DELAY  比较郁闷啊~~~~[em03]

wua_gui

久病成良医。
不知道你的是什么产品？在哪个地方？有空可以交流下。
QQ：413526041
另外，做一个EMC花20W？是不是太夸张？不知道是什么产品。

songdalong

我加你了啊

EMdesigner

有示波器也可以做频域分析，很多示波器都有FFT功能，虽然精度没有频谱高，但是在你没有频谱的情况下也是很有帮助的

Jim_lan

对接口电路，阻抗匹配还是很重要的。