美资招聘Analog design/layout/CAD Engineer

teradyne

有意换环境的Analog design/layout/CAD Engineer请来看看

先申明，小弟和大家一样是工程师，纯做技术，这里不是在帮HR贴广告，只想为公司推荐人才，为了让一群志同道合的兄弟朋友将来能有机会在一起大展拳脚。如果您感兴趣，愿意试试，请与我联系，我定会帮您推荐。
联系方式：teradyne@gmail.com， qq：476830347

美资企业，在NASDQ上市，专注于电源管理芯片。
现需要Analog design/layout/CAD Engineer 数名。
1） Senior Analog IC Design Engineer
高级模拟集成电路设计工程师 （数位）
Qualifications: 任职资格：
BSEE / MSEE with 3 + years exp in Analog circuit design.
电机工程学学士或电机工程学硕士，且具备3年或3年以上模拟集成电路设计经验。
2） IC Layout Designer   版图设计工程师（数位）
Requirements/Qualifications: 任职资格及要求：
3 to 5 years Layout experience in Analog and Mixed Signal Design
3年到5年模拟及混合信号版图设计经验；
Cadence and ICED tools experiences are preferable
熟悉Cadence及ICED者优先。   
3）CAD engineer 职位：CAD工程师
Required Skills:任职资格
• 3+ yrs experience with Cadence EDA and physical verification tools including, Virtuoso, Assura, Diva, Dracular.三年以上使用Cadence EDA及物理验证工具 Virtuoso, Assura, Diva, Dracular的工作经验.• 3+ yrs experience with software development (SKILL, TCL/ TK, C++ and Perl).三年以上软件研发工作经验
• 2+ yrs experience developing PCells with BiCMOS processes preferred.两年以上使用BiCMOS工艺研以PCells工作经验者优先考虑
• Past experience developing utilities using Cadence SKILL, Perl, C/C++ or UNIX shell languages a must 必须具备Cadence SKILL, Perl, C/C++ or UNIX shell languages。
• Good knowledge of semiconductor devices and fabrication desirable 熟悉半导体设备及装配
• B.S. or M.S. EE/CS/ Physics or related degree.电机工程学，电路学，物理学相关专业的学士或硕士
• Great attention to detail, communication skills, well organized.关注细节，良好的交流及组织能力