pll synthesizer性能指标间的相互关系及其影响

dragonzj

大家都知道基于pll的频综有以下几个主要的指标：相位噪声，频率分辨率，参考频率源的相位噪声，锁定时间，环路滤波器的截止频率。。。。
对于一个系统而言，这些指标之间是相互牵制的，满足了一个指标，就意味着要牺牲另一个指标。比如说，对于环路滤波器而言，我们考虑要减小寄生杂散时，就需要一个小的环路带宽，但小的环路带宽会增加频综的相位噪声，所以说要在杂散抑制和相位噪声间找一个平衡。再比如，当分频比N较小时，环路的相位噪声会减小，但相应的环路带宽会变大，又会增加杂散。等等。
希望大家能帮忙总结pll synthesizer性能指标间的相互关系及其影响，这样我们在设计制作调试频综时，会有一个更全方位的考虑，增强我们工作的针对性，希望大家补充，完善，谢谢！

age

有一本叫PLL simulation design的外文书，讲的很详细。可以参考。不知哪位有电子版？