EM4095 原理的分析（上）

dnsjsale40

原理分析;
     EM4095的引脚SHD和MOD用来操作设备。当SHD为高电平的时候，EM4095为睡眠模式，电流消耗最小。在上电的时候，SHD输入必须是高电平，用来使能正确的初始化操作。当SHD为低电平的时候，回路允许发射射频场，并且开始对天线上的振幅调制信号进行解调。
     引脚MOD是用来对125KHz射频信号进行调制的。事实上，当你1）在该引脚上施加高电平时，你将把天线驱动阻塞，并关掉电磁场；2）在该引脚上施加低电平，将使片上VCO进入自由运行模式，天线上将出现没有经过调制的125KHz的载波。EM4095用作只读模式，引脚MOD没有使用，推荐将它连接至VSS。
      锁相环由环滤波、电压控制振荡器和相比较模块组成。通过使用外部电容分压，DEMOD_IN引脚上得到天线上的真实的高电压。这个信号的相和驱动天线驱动器的信号的相进行比较。所以锁相环可以将载波频率锁定在天线的谐振频率上。根据天线种类的不同，系统的谐振频率可以在100kHz到150kHz之间的范围内。当谐振频率在这一范围内的时候，它就会被锁相环锁定。
      接收模块解调的输入信号是天线上的电压信号。DEMOD_IN引脚也同来做接收链路的输入信号。DEMOD_IN输入信号的级别应该低于VDD-0.5V，高于VSS+0.5V。通过外部电容分压可以调节输入信号的级别。分压器增加的电容必须通过相对较小的谐振电容来补偿。振幅调制解调策略是基于“振幅调制同步解调”技术的。接收链路由采样和保持、直流偏置取消、带通滤波和比较器组成。DEMOD_IN上的直流电压信号通过内部电阻设置在AGND引脚上。AM信号被采样，采样通过VCO时钟进行同步，所有的信号直流成分被CDEC电容移除。进一步的滤波把剩下的载波信号、二阶高通滤波器和CDC2带来的高频和低频噪声进一步移除。经过放大和滤波的接收信号传输到异步比较器，比较器的输出被缓存至DEMOD_OUT。
     RDY/CLK这个信号为外部微处理器提供ANT1上信号的同步时钟以及EM4095内部状态的信息。ANT1上的同步时钟表示PLL被锁定并且接收链路操作点被设置。当SHD为高电平时，RDY/CLK引脚被强制为低电平。当SHD上的电平由高转低时，PLL为锁定状态，接收链路工作。经过时间Tset后，PLL被锁定，接收链路操作点已经建立。这时候，传送到ANT1上的信号同时也传送至RDY/CLK，提示微处理器可以开始观察DEMOD_OUT上的信号和于此同时的时钟信号。当MOD为高电平时，ANT驱动器关闭，但此时RDY/CLK引脚上的时钟信号仍然在继续。当SHD引脚上的电平从高到低之后，经过时间Tset后，RDY/CLK引脚上的信号被100kΩ的下拉电阻拉低。这样做的原因是为了标签的AM调制低于100％情况下RDY/CLK的扩展功能。在这种情况下它被用来做为辅助驱动器。该辅助驱动器在调制时使线圈上保持较低的振幅。



  以上就是对EM4095的一些原理分析，以后将会进一步深入分析，如果您有兴趣的话可以随时关注或者跟我们联系！







深圳市动能世纪科技有限公司
洪生  企鹅号2355573203
Tel：18025398193