大侠们都过来看看！！大家有没有听说过PLL锁相环怕机械震动的问题？

cncdrawer · 发表于 2006-7-2 23:48:00

我们是专业做源的，300M~40G的源我们做了很多。但是一直有一个问题捆饶着我们。
希望各位大侠能出来帮忙解决下，不胜感激。
在很多的实验中我们发现，装有源的PCB板，在测试相噪的时候，如果敲击板子，那末源的相噪就会变的很差。例如我们做的一个3。8G的源，在源稳定工作时，相噪是-95dBc/hz@10K.而受到机械震动时候只能有-60，甚至-40，这与机械震动的强度，以及震动的频率都有关系。震动强度越大，频率越高，相噪恶化越大。我们已经做和很多实验，想了很多办法，但是发现都不能解决这个问题，虽然有些措施可以缓解，这个问题，但是都没有办法根本解决。我们也咨询了国外的人士，但都没有给予一个很好的解释和解决办法。希望各位大侠中有能人义士能够解决这个问题。我们将十分感谢，甚至可以高薪聘请做名誉顾问。
源的参数：
VCUMZ-307.
PD:adf4107.
PDF:1M.
REF:10M.
FREQUNCE:3.8G
.
当然你也可以用其他的频率。都会有这种现象。观察方法：测试10K，或者1K的相噪。
没有机械震动的时候，频谱很稳定，但是一旦加入机械震动，频谱测试仪上就会出现很多杂散。因为频谱仪是一点点扫描的，所以，实际是这些杂散是相噪变差的表现，希望各位专家做下实验，看看这是不是一个谱遍问题。。
如果您有好的解决办法请发email:cncdrawer@163.com.
必谢！

cncdrawer · 发表于 2006-7-2 23:51:00

抛砖引玉。大家关注下了！！

awp666 · 发表于 2006-7-3 09:26:00

可能是晶振问题，有的晶振振动下性能频漂会变差。

n008 · 发表于 2006-7-3 09:27:00

顶一下，这问题我还没注意过。
不过我想请教你一个问题：你们是采用什么输出匹配来抑制后级的影响的？因为我遇到用射频开关切换最终输出时，因为后级的影响频率会有20微秒左右的抖动，而用频率源代替测试就不会有抖动。

iaman · 发表于 2006-7-3 11:08:00

1.似乎军品里面振动试验是一个必须的项目。是否可以参考一下他们的情况。2.你在做振动实验的时候，是如何给扳子供电的，是不是电源受到了影响？3.开关切换的时候引起频率抖动是正常的，如何减小他们，试着能否减小S12[br]+3 RD币

cncdrawer · 发表于 2006-7-3 13:14:00

谢谢各位大侠的指教,不过,你们说的这些情况,我们都怀疑过,首先我们可以肯定,电源绝对没有问题,其次,我们使用的是恒温晶振,而且晶振是与板子分离的,也就是源的参考是由恒温晶振外加的,因此机械震动不会影响到参考的稳定性.再次,输出匹配采用了一级放大(ERA-1),因此不会是其影响的.我们最后发现,VCO本身是怕振的.我们将VCO本身单独拿出来做在一个壳子里,使它与PCB板分离.单独对vco做振动试验.有相噪恶化的情况.再将PCB板单独做振动实验,仍然出现相噪恶化的情况.后来我们做了一些假设猜想,列了些公式推导,最后得出一个不成熟的猜想,希望大家能给予帮助:首先说VCO怕振的问题.由于VCO的谐振器是由电容和微带线并联而成的,而微带线受机械震动肯定发生形变,而这点形变就改变了微带线的电感值,引起频率抖动,这是必然的.其次PCB板上的反馈回路,受振动影响也比较大,由于微带线变化引起阻抗变化,从而引起反馈功率变化.我们觉的这不是由于工程使用上的问题而造成的,似乎是一个普遍的现象.后来我们又高价买了其他公司的源,实验证明他们的源同样存在这个问题.所以我们希望大家都能参与到这个问题中,做下实验.看看是否都存在这样的问题.测试方法很简单,只要一个源,在测10K,或1K相噪时,用螺丝刀敲击源就可以看到我说的那种情况..[br]+3 RD币

cncdrawer · 发表于 2006-7-3 13:19:00

顶下,希望大家关注呀!!!

iaman · 发表于 2006-7-3 13:28:00

1.晶体与扳子分离，那你应该通过同轴线给VCO输入参考频率了，在振动的时候是同轴线因为连接问题造成某些不可预料的情况，建议测一下振动时候晶体的Phase noise！（需要好的测试仪器！）2.至于你说的振动引起微带线阻抗变化，我认为不大可能。你的扳子厚度是多少？假设的确引起阻抗变化，其变化范围能大于10％么，如果这样的话，其不是你们产品的一致性很难保证。这应该不是一个问题，但是值得尝试一下。你换一个厚点的扳子试试[br]+3 RD币

dushan1 · 发表于 2006-7-3 19:59:00

如果，板子含有晶振，由于晶振有压电效应（具体解释请看书），振动时相噪肯定会变差，如果vco带有介质谐振器，介质也有同样的特性，所以肯定也会变差。解决方法，要考虑结构减振。 曾经我也遇到这个问题，哎~~~~~~~~~~可惜呀。[br]+3 RD币

cncdrawer · 发表于 2006-7-4 18:02:00

thanks!谢谢大家的指点。我们的连接都是用SMA头通过同轴电缆连接，所以应该不存在焊接不实的问题。首先微带线的影响肯定是有的，这个我们做的实验已经证实过。即在反馈回路中外串一节做在金属壳内的微带线，然后敲金属壳，问题依然存在。另外我们在电路上找到了一种缓解方法，但是不能根本解决。是不是这个问题在电路上是无解的？减震措施，我们采取了，也收到了一定的效果，要达到最好的效果，就要牺牲体积和成本了。

jiangyaxiang · 发表于 2006-7-25 17:05:00

请问你做振动试验板子用胶固封没有？

marker · 发表于 2007-11-23 12:10:00

考虑机械隔条，屏蔽罩振动。[br]+1 RD币

KHK19 · 发表于 2007-11-23 13:55:00

好经典的问题啊!!!

应该是结构的问题,
不知道有没有高人成功解决过???

ksyao · 发表于 2007-11-23 18:41:00

not familiar with VCO design, but I think we have several methods to determin the reason:
1, if it is the mis-shaping of the microstrip line, then the phase noise will degrade more when the output frequency increase;

2, oscilloscope can be used to probe the power supply to see if voltage supply varies with vabrition;

3, check soldering process to see if the process can assure reliable contact; the simplest method is exert variable presure on the components to see if outpur phase noise changed[br]+3 RD币

yulu2007 · 发表于 2007-11-23 19:10:00

高手云集呀[em08]

skyside · 发表于 2007-11-23 19:39:00

对此，我有个大胆的猜测：首先，在加机械振动时，因为振动也是一种能量的表示，是否可以看成机械振动就相当于一个很若的信号加入到电路中，再经过放大会对PLL有影响；其次当施加机械振动时，会引起电路板有形变，或者是使电路板产生振动，影不可想象的电磁波辐射（或者泄露），从而引起PLL电路的指标恶化；最后，如果有电路板随机械振动，很多分布参数发生改变，使你的输入输出不失配，同时也改变你PLL里的很多参数，导致PLL电路的指标恶化！[br]+3 RD币

zhenghaitao · 发表于 2007-11-26 11:10:00

VCO自由振荡（即只上电，PLL不控制锁），盖上屏蔽与不盖屏蔽时，VCO自由振荡频率都不相同，可以理解成屏蔽盖相当于一小电容，那么当PLL锁隹VCO时，用力敲击屏蔽盖时就会改变其振荡电容值，使VCO趋向于失锁临界状态，就会有相噪变差，直至失锁，而VCO的稳定度越好，抗敲击能力越高。要提高VCO稳定度与改进屏蔽盖材料，屏蔽密封度与多层屏蔽。其实敲击不同的地方，相噪变化也不一样。曾看过MAXIM的一篇论文，用缓冲器解决VCO因负载变化而引起VCO相噪变差与不稳定。说负载变化引起反射回VCO，改变其极间电容，而用专用缓冲器隔离度有几十dB，就不那么容易引起极间电容变化。楼主可以搜索一下，阅读全文，相信对你有帮助。其实所有的VCO都有这个问题。HP的仪器一样有，只不过他们做得很稳定。你可以实验，用一收音机，用高频信号源输入一信号（通过天线辐射，不是用测试线直接接收音机），收音机收到信号并发出声音，这时敲击信号源天线，收音机肯定发出敲击声音。我是做无线麦克风的，要做发射与接收的VCO，更加多问题，因为我的发射是有声音的，受到敲击或者天线负载变化，接收机会有声音发出的。通过以下方法解决，提高线路板厚度、多层线路板、提高屏蔽盖密封度与厚度、多层屏蔽、VCO振荡Q值、VCO振荡管。希望对楼主有帮助，早日做出国人的源，到时我们不用老是买外国的，韩国的源都比我们好，楼主要努力。[br]+3 RD币

oscillator · 发表于 2007-11-26 15:27:00

本人做晶振，故只从晶振角度掺和几句。在一些环境恶劣的应用中，震动、冲击都会影响晶振的性能，故高要求的应用（如军品）会有抗震动、抗冲击指标要求，一般好的OCXO都会有这个环境测试指标作参考。如楼主所说，OCXO放在PCB外面进行测试，基本上可以排除晶振的问题。[br]+1 RD币

KHK19 · 发表于 2007-11-26 17:24:00

本人做PA,从PA的角度上看基本上没关系,
呵呵
无意冒犯,只是不想这个帖子沉了.

memoo · 发表于 2007-11-26 21:37:00

也是做源的,学习一下:
在振动的情况下,怎么来测源的相噪?
在测直接合成频率源,只要敲一下源,相噪会变差.不知道为什么,有没有人知道?
要测也是在做完振动以后在来测源的相噪.
还想问下PLL中的D/A(粗控电压)用什么型号的集成电路?

		自动登录	找回密码
密码			注册

[讨论] 大侠们都过来看看！！大家有没有听说过PLL锁相环怕机械震动的问题？