I2S接口的采样时钟设计（个人总结）

snaper · 发表于 2006-6-26 18:49:00

参考了几个音频CODEC，供有兴趣做I2S接口的同仁参考。
【文件名】:06626@52RD_I2S接口设计.doc
【格　式】:doc
【大　小】:128K
【简　介】:
【目　录】:

caz28 · 发表于 2006-6-26 19:02:00

谢谢分享，总结的挺全。

thisman · 发表于 2006-6-28 14:21:00

谢谢,好好学习

paolocheng · 发表于 2006-8-24 19:19:00

学习一下，虽然不太会analog

sean65 · 发表于 2006-11-6 10:30:00

学习学习。。[em01]

wyy_622 · 发表于 2006-12-1 23:34:00

有个地方没看懂哪位能不吝赐教！
按照文档第三页中的图推算 BCLK的频率应该是 LRCLK × 16(采样位数) × 2 ，
可在 4 分频法中的 BCLK 为SampleRate(即LRCLK)的64倍？？？

我看到过有些A/D,D/A支持OverSample模式，但OverSample后频率应该变慢，
最终也应该按照LRCLK × 16(采样位数) × 2 这个频率进行传输串行数据，
这是我的理解。

[br]<p align=right><font color=red>+3 RD币</font></p>

wshjfr · 发表于 2006-12-4 13:16:00

谢谢楼主，好好学习一下

snaper · 发表于 2006-12-5 20:15:00

To wyy_622:
问的好！最后那个图对BCLK时钟确实只画了LRCLK × 16(采样位数) × 2个时钟，但你用示波器去抓波形看到的确实是64倍的LRCK！每声道少画了16个，如果I2S协议当时设计的就是16个样点，那就没有扩展的余地了，呵呵。
我试验了几块DA，都是这样的。

123mcu · 发表于 2006-12-23 09:00:00

学习, 谢谢，学习中

Adamwu · 发表于 2007-9-6 14:04:00

学习当中

rivercity · 发表于 2007-11-29 22:27:00

学习学习[em01]

xflovelwq · 发表于 2007-12-12 13:50:00

学习中！！

qiangw168168 · 发表于 2008-12-15 13:48:00

[em01][em01][em01][em01][em01][em01][em01]

追风剑 · 发表于 2008-12-15 14:04:00

谢谢，顶一下

kknd012345 · 发表于 2009-8-6 23:18:00

不错哦！[em08]

michael981 · 发表于 2009-12-31 12:40:00

学习，学习。。。。。。。。

gy2010 · 发表于 2010-6-24 17:37:00

thank you!

liyif28 · 发表于 2010-12-28 21:45:00

谢谢 lz

381949896 · 发表于 2011-4-23 21:45:00

学习中，谢谢楼主

大汉西凉牧马超 · 发表于 2011-12-22 08:57:00

正好需要这方面的，谢谢啦！

		自动登录	找回密码
密码			注册

[音频编解码] I2S接口的采样时钟设计（个人总结）

本帖子中包含更多资源