请教大神们一个射频项目遇到的现象

LPW1989 · 发表于 2016-7-13 08:20:02

LPW1989 发表于 2016-7-13 08:14
把开关型号发过来下，我们可以在这里帮你确认下其性能。

怀疑开关的线性在高频部分不是很好，另外是否可以提供更清晰一点的原理图，我感觉你的这个省switch的兼容设计在PCB layout上也有一定的问题。

yofa2008 · 发表于 2016-7-13 09:16:47

LPW1989 发表于 2016-7-13 08:20
怀疑开关的线性在高频部分不是很好，另外是否可以提供更清晰一点的原理图，我感觉你的这个省switch的兼 ...

switch型号
SKY13370

图中，第一页上部分为TX,C234,L25,C238,FL1空贴；R111,R112,C252空贴；
EVM在整个TX链路上面降低得比较快（R113电容后级断开）；表现出来有效功率下降；

试问一下，EVM下降快是不是电路匹配没有调好？

jjxyym · 发表于 2016-7-13 16:28:39

找Skyworks的FAE过来帮你调，现在PA/LNA一般都不提供Load Pull图的，要不自己试，要不就找他们FAE

dumber · 发表于 2016-7-13 19:09:27

本帖最后由 dumber 于 2016-7-13 19:11 编辑

把switch 拿掉，用一条线短接，测量看看是SWITCH 的原因还是PCB得原因

此方法一般我不告诉别人的，不用谢

jjxyym · 发表于 2016-7-14 11:09:39

对了，在Enable TX的时候有把LNA的Bypass打开吗，不然EVM等都会受影响的

chuxuezhe · 发表于 2016-7-14 11:29:23

还是先判断大的方向，看是SW问题，还是匹配问题，这么盲目的是说不清楚的，LNA EN BYPASS 一般是-6左右插损，如果没有使能BYPASS ，也会导致功率损耗，建议先把SW去下，直接连接，然后再测试这段通路是不是正常，再做其他的判断

Wxyz123 · 发表于 2016-7-14 12:46:25

先确认开关状态是否正常，Vcc/EN，隔直电容。测下接收是否正常。

jjyy2jjyy2 · 发表于 2016-7-14 16:54:07

dumber 发表于 2016-7-13 19:09
把switch 拿掉，用一条线短接，测量看看是SWITCH 的原因还是PCB得原因

此方法一般我不告诉别人的， ...

这个方法可以。（我不是一般人）

willardjoe · 发表于 2016-7-15 07:20:19

你确定你的switch控制信号对不对？是不是两者同时是1或者0？

sf1989721 · 发表于 2016-7-15 17:52:25

测下插损，如果没网分直接用信号源发个5.8频谱看下！是不是没有匹配好！

sf1989721 · 发表于 2016-7-15 17:53:47

yofa2008 发表于 2016-7-12 13:00
如图，124层的铺地情况；

是不是我看错了！？4层铺地？跟RF那边平行了！？

412198670 · 发表于 2016-7-16 18:14:16

等待大神出现

yofa2008 · 发表于 2016-7-17 22:01:00

jjxyym 发表于 2016-7-14 11:09
对了，在Enable TX的时候有把LNA的Bypass打开吗，不然EVM等都会受影响的

lna bypass是怎么打开呢？

jjxyym · 发表于 2016-7-18 09:35:36

有的LNA本来就有Bypass功能的,直接enable那根pin就可以了.
没有的话,就要在设计上自己加个Switch,在TX Enable后把switch闭合.
因为WIFI芯片基本都是用的零中频,不加bypass功能的话,会有VCO Pulling问题的。因为RX线路离TX很近，而T/R Switch的隔离度又没那么好.

mich_lcm · 发表于 2016-7-18 10:43:37

感觉是测试的问题，频率这么高测试一定要准确不要影响了判断。要有问题应该就是开关隔离度的问题，把开关接收端接50 ohm 电阻测试看看是否能把掉的功率找回来。

F45566 · 发表于 2016-7-18 15:54:13

jjxyym 发表于 2016-7-18 09:35
有的LNA本来就有Bypass功能的,直接enable那根pin就可以了.
没有的话,就要在设计上自己加个Switch,在TX Ena ...

大哥请教两个问题如上图 :
若是害怕 Tx讯号透过T/R Switch很烂的隔离度
泄漏到Rx路径  进而打到TX的VCO 产生VCO Pulling 进而使EVM变差

那么两个问题就来了

1. EVM变差  是讯号调变精确度很烂但功率值是不变的
应该不会导致楼主所说 Loss高达5 dB的现象

2. 由图可知  在TX发射讯号时 LNA是关闭的  换言之
就算Tx讯号泄漏到LNA路径  也是此路不通  不会打到TX的VCO
换言之  若要真正避免VCO Pulling
应该是Bypass路径要关闭才对吧  使其呈现开路状态
如此一来
Tx讯号泄漏到LNA路径 : 此路不通
Tx讯号泄漏到Bypass路径 : 此路不通
这样才能真正杜绝VCO Pulling吧

是小弟我认知错误吗? 可否麻烦大师解惑一下谢谢

jjxyym · 发表于 2016-7-18 16:33:06

5dB应该和这个无关,猜测是matching问题,现在不是自己兜的线路感觉最快的方式就是把FAE拉过来看,自己试太烦了（没仿真图很难调）,问过几家FAE，只要确保线路时50 ohm，就不会有太大问题.
Bypass只会影响板子的输出最大power(EVM Limit）和法规认证相关项目（Band edge 和Harmonic)
关于第2点，TX打开时，我用过的LNA（无论是自己兜还是用集成的）一般都没EN#信号的,是一直打开的,所以当TX时要让信号走bypass线路来降低RX线路上的Power level.

JINGROCKY007 · 发表于 2016-7-19 15:03:27

是在线量吗？没拆掉后面的器件？那我觉得是测量方法问题

criterion · 发表于 2016-9-24 23:20:06

本帖最后由 criterion 于 2016-9-24 23:26 编辑

你的现象大概是这样吧

凶手就锁定SPDT跟那个Dummy的落地电容  其他先不用管
六个排查步骤如下 :

1. 讯号频率一样5.8 GHz 但是调变改成802.11n  然后SPDT的输入功率
改成0 dBm  看是否Loss还会这么大?

2. 在RF2那边  用频谱分析仪量一下  看有无5.8 GHz的讯号?

3. 把V1跟V2跟PCB断开
额外独立用电源供应器外灌电源  V1灌4V  V2不用灌

4. 把SPDT拔掉  ，用一条线短接，测量看看是否Loss还会这么大?

5.既然SPDT拔掉了  在Dummy的落地电容输入端用讯号产生器灌一个5.8
  GHz的讯号然后用频谱分析仪在Dummy的落地电容输出端  量讯号的大小

6. 微调你SPDT输出端的匹配

====================================================

第一点是怀疑你SPDT的线性度
是没错  你这颗SPDT 其P1dB至少也有到36 dBm

理论上是不会饱和(你输入功率不可能打这么大吧)

但重点来了
你这颗SPDT  频率是有支持到5.8 GHz没错
但调变方面  最高只支持到802.11n  不支持802.11ac

调变越高  对线性度的要求也越高
换言之
802.11n讯号灌进去不会饱和不代表802.11ac讯号灌进去不会饱和
那如果你5.8 GHz的802.11ac讯号把SPDT灌到饱和
Loss当然会变大  SPDT也是要考虑线性度的

所以第一点才要你调变改成802.11n  然后SPDT的输入功率改成0 dBm
Datasheet在测Insertion Loss时其Pin也是打0 dBm

所以SPDT的输入功率改成0 dBm 同时也是为了确保测试条件跟Datasheet一致
这条件已经确保此时SPDT  绝对是在线性区
理论上此时SPDT的Loss 应该只能1.3 dB ~ 1.5 dB左右
若这样现象还是依旧
但表示跟SPDT的线性度无关

第二点是怀疑你SPDT的隔离度

因为Datasheet只标明RFC to RF1 or RF2的隔离度
没标注RF1 to RF2的隔离度
如果RF1 to RF2隔离度不好  表示你灌进去RF1的TX讯号
一部分流到RFC  另一部分泄漏到RF2 那当然Loss变大

第三点是同时怀疑你这颗SPDT的电压跟Control Logic
有时为了节省电流  其控制电压会给很低只比下限多一点点
例如1.85 V之类的

但电压低一些特性会劣化最典型就线性度P1dB

而前面说过线性度变差  若处于饱和状态  Loss当然变大

除此之外  即便在线性区  其Insertion Loss也可能变大
仔细看  人家Datasheet在测Insertion Loss时  其控制电压是3V

虽然Datasheet是说  控制电压1.8V ~5V  其Insertion Loss都一致

但讲是这样讲实际上你也不知道
所以才要你额外独立用电源供应器外灌电源  V1灌4V
你就算有IR Drop  原则上供给SPDT的V1电压  也一定大于3V
这样就可先厘清Loss变大的元凶是否来自过低的控制电压

再来是Control Logic
这倒不是怀疑切错  而是怀疑切不干净
因为如果切错  对TX讯号而言  那就是Open状态
原则上Loss绝对不只5 dB  肯定比5 dB大许多

但若是切不干净  Loss就有可能5 dB

因为如Data sheet所写  若是有切干净
Loss应该只能1.3 dB ~ 1.5 dB左右

当然你会说如果切不干净那就是会泄漏到RF2
这样的话  刚刚第二点所说
在RF2那边  用频谱分析仪量一下  看有无5.8 GHz的讯号
有讯号表示切不干净所以有泄漏
没讯号表示有切干净所以没泄漏
不就可以厘清了?

未必!!  仔细看Datasheet

如果RF1切不干净  那么泄漏的讯号
可能会流到GND  也可能会流到RF2 也可能两者都有
这很难讲  牵扯到组件特性跟Layout
假设泄漏的讯号通通流到GND  那你在RF2当然量不到讯号
也就是说  RF2量不到讯号  不代表有切干净  不代表没泄漏

所以刚刚第二点是假设泄漏的讯号会流到RF2
而这边是假设泄漏的讯号会流到GND

因此才要你把V1跟V2跟PCB断开
额外独立用电源供应器外灌电源
然后遵循人家的Control Logic  V1给4V  V2不给电

因为搞不好你原本PCB上  V2是有电的
如此一来  V1有电  V2也有电  SPDT不知道怎么判断  就会切不干净
这样做的话  就可厘清Loss变大的元凶
是否来自控制电压过低  以及切不干净

第四点就如大侠所说
把switch 拿掉，用一条线短接，测量看看是SWITCH 的原因还是PCB的原因
因为以上三点  你该怀疑的都怀疑了
如果现象依旧  那当然就是直接把SPDT拿掉
这样最可以厘清SPDT是否为凶手
之所以不打算第一步就这样干
是因为debug时  为了抢时间  简单的实验先作
一旦SPDT拿掉  你也不确定能否焊回去就算焊回去  也不确定能否焊好
如果焊不好  一些特性跑掉  你就很难厘清凶手是谁

只是在短接时不要随便拿根线连过去
而是要用铜管

因为5.8 GHz频率很高  对阻抗很敏感
你随便拿根线连过去没有确保50奥姆情况下
搞不好量出来Loss一样很大  所以要用铜管  确保50奥姆

第五点是怀疑Dummy的落地电容  是否为凶手

因为你没有网分只好用这种方式来确认其Loss了
刚说过  依照Datasheet  SPDT的Loss 大概1.3 dB ~ 1.5 dB左右
而你量的时候是有5 dB的Loss
换言之  若Dummy的落地电容是凶手
理论上这边会贡献大概3 dB的Loss
如果你灌一个5.8 GHz的讯号然后频谱分析仪量出来证明有3 dB的Loss
那你改变讯号频率例如灌一个2GHz的讯号  看是否还有3 dB的Loss

这牵扯到寄生效应

上图可知  电感跟电容  会构成一个Notch Filter
而且由公式可知  如果共振频率很高频
表示只要小小的电感值小小的电容值  就可以形成Notch Filter

所以仿真一下  0.4pF的电容  跟1.2nH的电感
虽然共振频率点在7262.6 MHz

但也足以让5800 MHz的讯号  有3 dB的Loss了

再来看你的Layout  你SPDT出来的Dummy落地电容
其GND Pad没有直接下Via连到Main GND

换言之  讯号不会马上顺着GND Pad流到Main GND
而是有可能会先在表层的GND走一段  再下去Main GND
因此示意图如下 :

因为5.8 GHz很高频  所以寄生效应会比较明显
你Dummy落地电容  会构成寄生电容
在表层GND多走的那一段  会构成寄生电感
合起来就变Notch Filter了  那当然会贡献Loss

或许你会说  SPDT输入端的Dummy落地组件  例如R112

同样也是Dummy落地组件  同样也是其GND Pad没有直接下Via连到Main GND
照理说应该也要构成Notch Filter
那为啥SPDT输入端  就没有这么大的Loss ?

SPDT输入端的Dummy落地组件  当然也会构成Notch Filter
只是不见得会砍到你5.8 GHz的讯号

R112的寄生电容值原则上跟C252一样
但寄生电感值就不一定了
所以若寄生电容一样带0.4 pF  但寄生电感带0.1 nH

此时谐振频率都超过10 GHz了  对5.8 GHz的讯号  顶多贡献0.6 dB的Loss

所以我一开头才说  先怀疑SPDT跟那个Dummy的落地电容
因为由以上分析可知  Dummy的C252  确实是有可能砍到5.8 GHz讯号

如果真是这因素造成的
那你把Dummy的C252  放一颗2nH的电感
目的是把寄生电容给破坏掉  进而破坏Notch Filter的结构

由仿真可知  即便寄生电感不变  一样是1.2 nH
但你放了2nH的电感后  其Loss就降到只剩0.2 dB

第六点是微调你SPDT输出端的匹配

你SPDT输入端  只有匹配跟DC-Block
原则上若走线不要太长  阻抗控制有做好  就没啥大碍
但是SPDT输出端
有Dummy的寄生电容 DC-Block Notch Filter 匹配电路
组件一多  阻抗就容易变动

当然  你可能会说  阻抗就算偏离50奥姆
也不至于有5 dB Loss吧
原则上是这样没错但你要考虑到一点
SPDT的特性  包含Insertion Loss  包含隔离度  包含Return Loss(S11)
是会随着输入阻抗跟输出阻抗而有所变化的
换言之  有可能输出端偏离50奥姆
导致
SPDT的Insertion Loss变大
SPDT的隔离度变差  有泄漏  Loss变大
Return Loss变差  讯号反射量变大  Loss变大
再加上输出端偏离50奥姆  本身所产生的Mismatch Loss
这些林林总总加起来  搞不好就有5 dB

jscznzshf · 发表于 2016-9-25 00:17:41

C神分析的很全面i

		自动登录	找回密码
密码			注册

[讨论] 请教大神们一个射频项目遇到的现象

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

评分