找回密码
 注册
搜索
查看: 937|回复: 0

[PCB EDA资料] 继续来找茬之串扰案例分解(连载六)

[复制链接]
发表于 2015-8-13 11:17:31 | 显示全部楼层 |阅读模式
作者:周伟  一博科技高速先生团队队员

大家如果心细的话应该会留意到本期文章的题目,串扰案例分解,已经可以揭示上期问题的答案了,主要是串扰在作怪,原来如此,是不是恍然大悟?
从截图可以看到,本设计的问题主要有3点:1、叠层设计不合理,信号与信号之间的间距比信号到参考的间距还小;2、双内层走线没有避免平行走线的问题,而且能避开的区域也没有意识去避开,以上两点造成的直接影响就是串扰很大;3、板子本身比较厚,这样靠近表层的信号势必Stub很长,影响阻抗及回损。
解决该串扰最直接有效的方法是优化叠层,尤其是这种过多个连接器的背板设计。
关于优化前后的截图分析见附件



本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-6-7 12:16 , Processed in 0.052151 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表