大家来找茬之任性的DDR2设计（上）

yvonneGan · 发表于 2015-7-2 15:22:36

作者：周伟一博科技高速先生团队队员

前面有讲到设计人员因为没有留意到DDR3主控没有读写平衡功能，就按照常规的布线要求来走线，导致数据和时钟信号长度差异较大，最终使得DDR3系统运行不到额定频率。看来没有读写平衡的DDR3，直接按照DDR2的设计规则来做还是比较靠谱的，那么DDR2的设计到底有哪些规则呢？我想大家肯定会比较感兴趣吧。

到底有哪些规则呢？所谓实践出真理，还是先来看看下面的这个案例吧！

这个DDR2系统采用8片颗粒表底贴的设计，地址、控制、命令信号一拖八，其余信号一拖二，但最终的系统跑不起来。查看PCB设计，列出部分信号的截图如下，先不评论，各位慢慢开始来找茬吧。

更多信号及走线图见附件，想知道这个DDR2系统跑不起来的原因，详见下期答案分享。

zengyi703 · 发表于 2015-7-15 08:01:53

不懂，等高手，难道是差分时钟线的问题

jiangyx1028 · 发表于 2015-11-3 10:23:07

好资料，谢谢，很好

lhy683 · 发表于 2016-2-25 10:38:22

DDR数据线要求是最严格的，数据线没走好。

		自动登录	找回密码
密码			注册

[讨论] 大家来找茬之任性的DDR2设计（上）

本帖子中包含更多资源