一篇很好的文章，学verilog的可以好好看看！(转载)

new_FPGA · 发表于 2007-6-10 16:20:00

[em06][em06][em06]

wrenhawk · 发表于 2007-6-12 00:52:00

很好啊。谢谢。

koala4282 · 发表于 2007-7-5 15:35:00

很不错的东西。对学习的确有很大的帮助

Urlk · 发表于 2007-7-12 15:35:00

第10条我可是深有体会啊。

mzh42104 · 发表于 2007-7-13 09:46:00

thank you[em02] [em02]
正在学习verilog

caijianlong · 发表于 2007-7-26 11:00:00

写得真是好，收藏。

chenchunbo · 发表于 2007-7-31 12:44:00

虽然没有完全看懂，但的确是经验之谈。

h2o_freely · 发表于 2007-8-1 19:03:00

好东东，值得收藏

xian706 · 发表于 2007-9-28 11:37:00

写的很好啊

heavy · 发表于 2007-9-30 08:48:00

学习了

rosesman · 发表于 2007-10-9 16:49:00

写的不错！值得学习。[em06]

saiqin1123 · 发表于 2007-10-21 11:04:00

谢谢~

yangbiao123 · 发表于 2007-11-15 15:46:00

谢谢[em08][em12]

lbq211 · 发表于 2007-11-15 18:47:00

[em01]

fvv831121 · 发表于 2007-11-18 10:38:00

写的不错！
[em01]

tritium · 发表于 2007-12-1 14:10:00

高深啊～

FPGA_ASIC · 发表于 2007-12-2 22:28:00

是好東西，我覺得大家應該把重點（99%以上）放到設計上來，比如一些信號的處理等等之類的設計方法學，原理學等等之類的東西，不要一味的把心思放在一個設計語言上。HDL和其他軟件語言不同，這是電路描述語言，不懂電路，不懂邏輯單元，談何設計？即使HDL代碼寫得再漂亮也沒有用。我們看重的是代碼綜合後的質量。當然在這個前提保證下再去考慮其他的東西才是應該的。
這些東西我想在整個設計過程中悟出來的。單單地看一下也許有幫助我想不會太大，對於有一定的經歷的人，看這些文章就大的裨益了~

tianxia · 发表于 2007-12-3 15:28:00

太好了

lkp_0217 · 发表于 2007-12-28 20:35:00

学习了

huiyazhao · 发表于 2008-6-4 10:56:00

学习了谢谢楼主

		自动登录	找回密码
密码			注册

[讨论] 一篇很好的文章，学verilog的可以好好看看！(转载)