DDR SDRAM技术浅谈 (新.旧规格比较)

tiantianhao

      2001- DDR ; 2002- DDR333 ; 2003- DDR2
　　(旧)

　　相信大家应该都很清楚这DDRSDRAM的技术的意义,

　　原本一个CLOCK,只在上缘or下缘触发一次的,现在变成不论是上缘还是下缘都触发一次,

　　使的频宽可以很轻易的变成两倍,而整体架构不需做太大改变.

　　我们所熟悉的DDR技术除了这个SDRAM外,尚可在AGP,EV6 BUS等很多地方见到.

　　DDRSDRAM一些原理

　　DDRSDRAM的触发时际,其实是靠着CHIP内部 的一个 PLL(Phase lock loop,运用广泛,大家在这里可以把它当成时脉产生器来看)

　　这PLL产生的时脉是正常FSB的两倍,CLOCK的取样也都是取决於这个PLL.

　　所以200MHz的SDRAM因为跑DDR而被称做400MHz,是有原因的,不是厂商自己弧?的.

　　同时也支援SSC(Spread Spectrum Clock)来减低电磁波的干扰.

　　DDRSDRAM晶圆面积只比SDRAM大上3%以下, 而RAMBUS却不是这样,

　　也因此,DDRSDRAM成本可以压的很低.也不会如RAMBUS会产生高热,耗电的问题.

　　届时我们可以看到很漂亮的价格.

　　一份Infineon的DDRSDRAM的介绍:

　　相信很多Geforce上的DDRSDRAM应该大多数都是这家的产品,所以大家可能对这家公司还算熟悉.

　　一个在100MHz clock下的DDRSDRAM,可以产生100*2*8=1600 MB/S的频宽(在32位元的application下),

　　也因此133MHz下,可以产生2.1GB/S的频宽.

　　未来,166MHz的clock (DDR333)也将成为主流产品(他们预计是2002年的主流,不过目前已做出,主要用於显示卡上)

　　当然,DRAM分成unbuffered(我们PC,Low-end user用的)和registered的两种(Server等级,确保资料完整性)

　　产品则是184 pin的规格,不同於目前的168 pin SDRAM.

　　Infineon指出在2003年,DDR-2的规格会取代DDR,成为市场新规格.

　　DDR-2的特徵是利用SRAM(别忘记这可是很高速的ram)当成buffer来用,

　　可以把latency减到最低(减少Trcd这类的沟通讯号,)

　　性能如何,尚不得知,不过知道的人应该了解,

　　Latency对我们这些PC user来说, 相较於高频宽,反而更相形重要,

　　因为会用到Main Memory,通常是因为L1/2 Cache miss才会去那抓资料,

　　但是我们一般所跑的application,大多可在cache内掌握到,

　　因此要去Main Memory抓,通常是一段又一段的,,

　　要从Ram提取资料,一开始几个cycle的预提时间(Latency)

　　(对CPU来讲可是30~50个cycle,因为ram速度远低於CPU,约10:1,这影响效能极巨,因为这段时间,CPU等於闲置)

　　这Latency短,对我们PC User的效能提升可谓极高!

　　也因为一次提取的资料不多,又断断续续的,频宽相形之下,并不那麽重要.

　　但是在High End,or 大笔数学运算中,资料几乎完全由Main Memory中取得,这时latency只影响第一笔资料的提取,

　　之後的大量资料的提取,速度几乎完全取决於"频宽".

　　我甚期待这DDR-2的规格上市.

　　其他有趣的东西,大概就是SSTL,LVTTL这两个名词.

　　在我之前所得到的资料如下.

　　SSTL(Stub Series Terminated Logic)是给轻负载的讯号用的,如外部时脉,Data,Data Mask

　　轻负载高频讯号往往采用这种设计.

　　LVTTL(Low Voltage Transistor Transistor Logic)自然就相反,给Address CS,CAS,RAS,WE,CKE使用.


　　(新)

　　如今,DDRSDRAM采用的是SSTL-2规格(JEDEC所订的),所有的INPUT/OUTPUT讯号都是SSTL-2的规格,

　　SSTL-2(Stub Series Terminated Logic_2)是一个低电压的标准介面,

　　在这标准下(SSTL-2),我们的电压(VDDQ,VDD)都是2.5v(不过还是视厂商而定,一般来讲2.5v--3.3v)

　　SSTL-2的规格除了省电之外,我们还可以看出SSTL-2的一些优点.

　　首先,电压从0v拉到2.5v,比起从0v拉到3.3v,你们觉得那种会比较快呢?

　　见下图,clock并非是直线上升的,是要被(pull up)拉起的,同样的,clock的下降

　　也是要被(pull down)的.这速度取决於很多因素,如你是用那一种制程,

　　CMOS?TTL??BiCMOS??以及电压(Vdd)

　　而LVTTL相较於SSTL-2,SSTL-2又有着较为清晰的讯号,

　　原因出在CMOS与Differential AMP(差动放大器)

　　这两者的差异,这里也不赘述.

　　总之,JEDEC所订的这规格,的确是比LVTTL先进不少.