设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › 有关Cadence版图设计
返回列表 发新帖回复
查看: 712|回复: 1

[IC设计资料] 有关Cadence版图设计

[复制链接]
发表于 2006-5-15 12:16:00 | 显示全部楼层 |阅读模式
【文件名】:06515@52RD_Cadence版图设计.rar
【格　式】:rar
【大　小】:689K
【简　介】: Virtuoso Editing 的使用简介

【目　录】:
第二章Virtuoso Editing 的使用简介
第三章Diva 验证工具使用说明
第四章Cadence 中Verilog 的一些使用方法
第五章MEDICI 的使用简介
第六章附录



本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

使用道具 举报

发表于 2006-5-15 14:16:00 | 显示全部楼层
是什么呀。我看看行么？
点评回复

使用道具 举报

返回列表 发新帖 回复
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-23 21:53 , Processed in 0.100388 second(s), 18 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表