集成电路的后端设计

Melissa

【文件名】:0658@52RD_集成电路的后端设计.rar
【格　式】:rar
【大　小】:149K
【简　介】:集成电路的后端设计包括版图设计和验证。我们采用Cadence的Virtuoso Layout Editor的版图设计环境进行版图设计。利用Virtuoso Layout Editer的集成验证工具DIVA进行了验证。验证的整个的过程包括：设计规则检查（Design Rule Checking 简称DRC ）、电学规则检查（Electronics Rule Checking 简称ERC）、电路图版图对照（Layout Versus Schematic 简称LVS）、以及版图寄生参数提取（Layout Parameter Extraction 简称LPE）。
【目　录】:
1.版图设计流程
2.验证的具体过程
3.后仿真