设为首页收藏本站

 找回密码
 注册
搜索
52RD研发论坛»论坛 › 硬件研发论坛(Hardware R&D Forum) › SOC芯片设计 › 基于Verilog HDL设计的自动数据采集系统
返回列表 发新帖回复
查看: 710|回复: 1

[FPGA资料] 基于Verilog HDL设计的自动数据采集系统

[复制链接]
发表于 2006-5-6 13:46:00 | 显示全部楼层 |阅读模式
【文件名】:0656@52RD_基于Verilog HDL设计的自动数据采集系统.doc
【格　式】:doc
【大　小】:91K
【简　介】:
【目　录】:基于Verilog HDL设计的自动数据采集系统


本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？注册

×
回复

使用道具 举报

yangyy
发表于 2006-5-9 09:18:00 | 显示全部楼层
<P>是楼主自己写的吗？</P>[em08]
点评回复

使用道具 举报

返回列表 发新帖 回复
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-11-17 04:48 , Processed in 0.650996 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表