找回密码
 注册
搜索
楼主: Patricia

[IC设计资料] ASIC设计很好的资料,涉及到整个流程的所有步骤!

[复制链接]
发表于 2008-10-22 14:03:00 | 显示全部楼层
很全面可惜没有钱啊
点评回复

使用道具 举报

发表于 2008-11-6 02:55:00 | 显示全部楼层
很好 很强大
点评回复

使用道具 举报

发表于 2009-4-10 12:08:00 | 显示全部楼层
米不够啊,攒了钱再买[em05]
点评回复

使用道具 举报

发表于 2009-5-6 11:11:00 | 显示全部楼层
[em04]太夸张了,要这么多钱!!
点评回复

使用道具 举报

发表于 2009-5-11 12:19:00 | 显示全部楼层
看看再说
点评回复

使用道具 举报

发表于 2009-8-17 15:06:00 | 显示全部楼层
thx for sharing dude[em02]
点评回复

使用道具 举报

发表于 2009-9-8 19:18:00 | 显示全部楼层

综合与DC使用

钱不够,怎样才能有更多的RD呢?
点评回复

使用道具 举报

发表于 2009-12-7 18:44:00 | 显示全部楼层
第二章买了下不了,其他的不敢买了[em03]
点评回复

使用道具 举报

发表于 2009-12-28 16:55:00 | 显示全部楼层
谢谢楼主,学习一下
点评回复

使用道具 举报

发表于 2010-1-13 17:25:00 | 显示全部楼层
太贵了,都是收费的
点评回复

使用道具 举报

发表于 2010-4-13 22:07:00 | 显示全部楼层
同步电路与异步电路的主要区别在于电路的触发是否与时钟同步,从行为上讲,就是所有电路是否在同一时钟沿的触发下处理数据。

(一)异步电路

·电路的核心逻辑用组合电路实现

·电路的主要信号、输出信号不依赖于任何一个时钟信号

·异步时序电路的最大缺点就是容易产生毛刺

·不利于器件移植,异步时序的正确性完全依赖于每一个逻辑元件大的和布线延迟

·不利于静态时序分析(STA)、设计验证时序性能

(二)同步电路

·电路的核心部分是各种各样的触发器

·电路的主要信号、输出信号都是某个时钟沿触发器产生的

·同步时序电路可以很好的避免毛刺

·利于器件移植和静态时序分析、验证设计时序性能

当然异步电路也有其优势,如:无时钟歪斜等时钟的稳定性问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。而同步时序电路由于严格按照时钟沿触发的方式工作,因此对时钟的稳定性要求较高,易产生时钟偏斜、抖动等问题。
点评回复

使用道具 举报

发表于 2010-4-15 13:28:00 | 显示全部楼层
资料的确很不错啊!!!就是贵了点。。。。。。。
点评回复

使用道具 举报

发表于 2011-3-12 10:54:00 | 显示全部楼层
资料 很多 很强大

但是就是 贵啊


哪里都要钱

要回复到什么时候 才能够下呢?》》
点评回复

使用道具 举报

发表于 2011-5-24 17:34:00 | 显示全部楼层
这么老的资料还收费这么贵!
点评回复

使用道具 举报

发表于 2011-6-21 14:15:00 | 显示全部楼层

好贵啊 买不起

好贵啊 买不起
点评回复

使用道具 举报

发表于 2012-4-5 16:35:00 | 显示全部楼层
真贵啊啊
点评回复

使用道具 举报

发表于 2012-5-30 17:11:00 | 显示全部楼层
taguile
点评回复

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-12-28 02:33 , Processed in 0.054604 second(s), 15 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表