PCI总线布线的要求

zjsdz

对于PCI总线的布线有什么特殊要求,我们可以从下面的几点来分析：

1 、PCI系统是一个以Common clock方式进行的同步时序的体统。

2 、PCI系统基本上是多负载的，一个PCI的桥片按照PCI的规范最多可以带6个负载，不过一般也不会操作5个。

3、 PCI的电平特点是通过发射信号叠加达到预期的电平设计。

4、 在布局和仿真的时候关注PCI的slave和Master之间的关系，因为PCI的AD信号线是双向的。

5、 PCI的拓扑结构可以是菊花链等多种拓扑结构，选择什么样的拓扑结构需要根据系统的布局和仿真结果进行设计。

解决了上面的几个问题，接下来，我们就可以根据PCI规范以及PCI的仿真结果大致得到下面的结论：

1、 PCI规范的推荐值在50－110ohm之间，其阻抗设计需要根据实际的系统进行仿真决定。

2 、PCI的各个时钟之间的Skew不要大于2ns。

3 、PCI的桥片一般都会通过PLL或者DLL的时钟调节PCI设计的setup和hold时间，这些时钟的处理可以根据实际的芯片进行调整，一般的要求是延时和PCI CLk的一样。注意：这里的延时不仅仅是指PCB走线的延时。

4 、CPCI系统，终端电阻是在你要设计的是CPCI系统的时候考虑的，CPCI系统的槽间距是有要求的，好像是0.8"，为什么？从时序和PCI信号反射的角度考虑，而且需要仿真决定stub长度以及电阻的大小。

5 、需要考虑一些特殊的信号走线的延时，比如REQ＃。

6 、PCI规范上面规定的2.5"和1.5"的大小那是为了规范各个不同的PCI厂家的规范进行的。如果你在系统的板上面进行设计，只要计算的时序满足要求就可以了。

7 、针对33M PCI进行的flight time不要超过10ns，这个延时只是信号从一个设备传输到另一个设备后，经过反射回到最初的芯片的传输延时，包括，PCB走线延时，和因为驱动器buffer（包括拓扑）造成的信号畸变的延时。

award

是说的这个产品么——富士通半导体推出内置式电容触摸界面MCU
http://www.fujitsu.com/cn/news/archives/2012/fss_0619.html[em12], 总结的 不错啦 顶起