DDR3板子跑不了高频

alee_love · 发表于 2012-3-15 11:19:48

大家好！最近做了两个DDR3的板子（方案是全志A10，都是四层板）：一个是四

颗DDR3(128*8);一个是两颗DDR3的（256*16）。两个案子DDR3的主频跑到336M左

右就跑不上去了。板子的走线情况如下：
1、信号线有做等长控制（最长减去最短的）：数据线公差1mil；地址、控制线

40mil
2、有做阻抗控制：数据线、地址线做50欧姆单端阻抗控制；差分线做100欧姆阻

  抗控制
3、数据线线宽5mil，线距6mil以上；地址线线宽5mil，线宽5mil以上
4、两颗DDR3：数据线总线长838mil；地址线总线长1430mil。四颗DDR3：数据线

  总长1100mil（将过孔等效线长计算在内），地址线总线长2500mil
5、走线在表层，第二层为完整的地，第三层为电源，第四层的DDR3走线参考第

  三层的1.5V（DDR3供电电源），DDR3信号没有跨越电源分割平面。
  请有经验的大侠分析一下这两块板子跑不上高频可能是哪方面的原因，也请分

享一下DDR3这一块走线的经验和方法，在此先谢谢各位了！！！<img src="attachments/dvbbs/2012-3/201231511192083045.jpg" border="0" onclick="zoom(this)" onload="if(this.width>document.body.clientWidth*0.5) {this.resized=true;this.width=document.body.clientWidth*0.5;this.style.cursor='pointer';} else {this.onclick=null}" alt="" />
<img src="attachments/dvbbs/2012-3/201231511194098826.jpg" border="0" onclick="zoom(this)" onload="if(this.width>document.body.clientWidth*0.5) {this.resized=true;this.width=document.body.clientWidth*0.5;this.style.cursor='pointer';} else {this.onclick=null}" alt="" />

embedded · 发表于 2013-5-22 19:11:18

走线拓扑有问题，建议采用fly-by的方式。

leoonline · 发表于 2012-3-15 22:07:26

有个类似的经历，主要原因有几点
1.DDR走线的控制关键在CLK线上
2.数据线、地址线做50欧姆单端阻抗控制建议改为45 ohm阻抗。
3.DDR电源部分过孔的话最好有隔层电容，电路回路越近越好。
4.数据，地址，时钟线包地处理。

alee_love · 发表于 2012-3-15 21:38:48

clk的波形没有明显的问题，CLK和CKE#上的串联电阻试过调整，效果不明显。在其上并小电容，改变也不明显

mark007 · 发表于 2012-3-15 17:30:41

关注中，现在调试怎么样了？CLK波形怎么样？在CLK和CKE#上串联一个小容量电容试试！

（在其串联上的两个电阻串电容）

minijia · 发表于 2012-3-15 15:22:53

我觉得两个板子出现同样的问题应该让驱动去查查DDR3的时序

alee_love · 发表于 2012-3-15 14:35:53

回sommer78：眼图还没有测，阻抗这一部分是有阻抗报告的，应该不会有问题

song770110 · 发表于 2012-3-15 13:09:51

2楼说的对，你设置和走线应该都没有问题；这个问题比较奇怪？？

sommer78 · 发表于 2012-3-15 12:07:10

对了，数据线宽做5mil的话，调50ohm的阻抗好难调的吧。会不会是PCB厂家忽悠你的？

sommer78 · 发表于 2012-3-15 11:58:05

有没有用示波器看一下clk的眼图呢？从理论上讲你的板子是符合DDR3的时序要求的。

aesther · 发表于 2012-4-7 10:20:50

减小单端阻抗

aaa1a2a3 · 发表于 2012-3-29 12:31:44

我们现在设计要用到DDR3，请高手指点下，需要注意哪些问题，走线怎么走？越具体越好，谢谢！

aaa1a2a3 · 发表于 2012-3-29 12:30:37

现在怎么样了？

kley · 发表于 2012-8-4 15:09:42

我做DDR算的都是延时，DDR3（2课、4课、8课）都做过，重来都没有问题，软件专门写了个循环跑DDR最高频率的软件来测试都没有问题！

gcbgcb · 发表于 2012-8-10 11:14:51

关注中, 楼主问题解决了吗?

flhshatw · 发表于 2012-9-24 15:59:41

其实DDR3比DDR2走线好处理些，注意设定片选的时延。估计是这个问题。

yaneda · 发表于 2012-11-19 10:55:07

DDR3理论上讲做成FLY-BY-FLY的拓扑结构。

Garethz · 发表于 2013-6-20 13:53:52

不采用fly-by拓扑问题不大，不过我觉得楼主的等长做的可能有问题。
走T 拓扑的话需要保证clk保证比所有线都长，好像是200mil.具体数据记不清楚了

andrew10 · 发表于 2013-7-15 17:30:56

我是进来学习一下的

run_20088 · 发表于 2013-12-3 11:20:11

高手如云，学习了。

		自动登录	找回密码
密码			注册

[讨论] DDR3板子跑不了高频

本帖子中包含更多资源