延时电路的问题

tangyi

一般在CPLD中门电路的延时是多少？

luyisa

<P>我想应该在10nS以内吧！</P>

tangyi

<P>100M内部工作频率？</P><P>若是FPGA，是不是速度还要快些？？</P>

Achilles

<P>CPLD器件速度参数是指输入管脚经过器件内部的一级逻辑（门电路）到达输出管脚的最大延时（Tpd)，这个参数不反应器件的最大工作频率。最大工作频率用Tsystem来代替.</P><P>Tsystem(Internal System Cycle Time)表示输入管脚经过器件内部的一级逻辑(门电路)和一级触发器后到达输出管脚的最大延迟..</P><P>小弟在书上看到的是5ns,还请大侠指教</P>[br]<p align=right><font color=red>+3 RD币</font></p>