找回密码
 注册
搜索
查看: 732|回复: 0

[FPGA资料] 一个LATTICE的VERILOG的教材

[复制链接]
发表于 2006-4-18 12:01:00 | 显示全部楼层 |阅读模式
【文件名】:06418@52RD_vlg_d1.rar
【格 式】:rar
【大 小】:143K
【简 介】: 一、Lattice Verilog Training Part I
二、Lattice Verilog Training Part II

【目 录】:
一、1.Basic Modeling Structure
2.Verilog  Design Description
3. The Black Box Example
4. Simple Verilog Example
5.Verilog Design Description
6.DECLARATIONS
7.Data Types
8.Number Specification
二、1.Lattice Specific Design  by Verilog
2. Global OE Polarity
3. Lattice Specific - Global OE
4. Global Reset Polarity
5. Lattice Specific - Global Reset
6. Global Reset and PT Reset
7. Lattice Specific - Lattice Macros
8.Lattice Specific - Wide XORs

      




本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?注册

×
高级模式
B Color Image Link Quote Code Smilies

本版积分规则

Archiver|手机版|小黑屋|52RD我爱研发网 ( 沪ICP备2022007804号-2 )

GMT+8, 2024-6-29 04:10 , Processed in 0.047219 second(s), 17 queries , Gzip On.

Powered by Discuz! X3.5

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表